1、 利用74LS161芯片将各引脚正确连接实现计数功能,并将输出连接在DCD_HEX显像管上予以显示。


2、 利用两片74LS161芯片实现60进制和24进制并实现进位和进位后的清零功能。

图2 60进制的实现

图3  24进制的实现

3、 将分别用于显示时、分、秒的六个74LS161芯片依次连接(用与非门产生的进位信号与下一个芯片的时钟信号相连),将信号源频率调至1HZ就可以实现计时功能了。

4、 测试电路是否能正确计时。
5、 利用开关实现点动脉冲并使用点动脉冲实现对时间的手工校正。
点动脉冲的实现方法是:当进位信号未发生时进位信号的与非门输出的为高电平,利用开关手动使下一芯片的时钟信号在与非门输出的高电平与地线的低电平之间变化就可以产生电动脉冲信号了。因为仿真软件中的开关的一些特性(在摁下开始仿真键时会在开关处产生一个不应该产生的上升沿信号)所以在时钟信号上要加一个非门将74LS161变为低电平有效。

6、 测试电路能否正确校时,显示是否有问题。
7、 利用74LS85数据比较器将74LS161输出端的信号与手动输入的二进制数进行比较(只比较时和分及可这样闹钟时间可以持续一分钟),将QOAEQB信号使用与门相连实现四个比较器的比较结果均为相等时输出高电平,将这个高电平信号接在BUZZER(蜂鸣器)上实现闹钟的功能。注意:要将蜂鸣器的开启电压调节到5V或以下。

8、 整个电路连接完成,测试其能否正确显示时间,能否手工校时,能否正确实现闹钟功能。

还有个问题 1、在Multisim中开关的供电问题 在单刀双掷开关中如果左侧是高电平则右侧没有连接的那一个端口也会显示高电平出现BUG。但是如果左侧初始为低电平时右侧未连入的端口为低电平,如左侧由低电平变为高电平时右侧未连接的端口时而会变为高电平时而会保持低电平。我还未找到规律,也不知道解决办法。还望大家指教。
在这里插入图片描述

基于74LS161实现的多功能数字钟相关推荐

  1. 多功能数字钟c语言单片机PPT,基于STC89C52单片机的多功能数字钟的设计

    2010年第35期.本刊重稿.科技信囊 基于STC89C52单片机的多功能数字钟的设计 张开碧王浩曾勇斌 (重庆邮电大学自动化学院中国重庆400065) I摘要]本文主要介绍了数字钟的功能以及相应的硬 ...

  2. 基于Quartus II软件的FPGA综合实验——多功能数字钟

    有很多自制元器件,内部电路附在文章中 文章目录 前言 一.设计要求 二.设计原理 三.设计过程 1.数码管扫描模块 2.计时模块 3.闹钟模块 4.闹钟响铃模块 5.数码管显示模块 6.整点报时功能 ...

  3. 多功能数字钟c语言单片机PPT,基于51单片机多功能数字钟的设计

    多功能数字钟设计 摘要 本设计以AT89C52单片机.DS1302时钟芯片和DS18B20温度传感器为核心,采用LCD1602液晶显示,辅以必要的电路,共同构成一个具有多功能的数字钟.该系统能够准确的 ...

  4. eda多功能数字钟课程设计_《多功能数字钟》EDA实验报告

    <EDA课程设计> 1.摘要 实验报告 多功能数字钟 姓 名: 学 号: 联系方式: 成 绩: 在当代,随着人类社会进入到高度发达的信息化社会.信息技术的发展起着越来越大的作用,它几乎涉及 ...

  5. 多功能数字钟软件C语言,多功能数字时钟

    内容介绍 原文档由会员 你的样子 发布 多功能数字时钟 ①页数 19 ②字数 6932 ③摘要 摘 要: 随着电子技术的发展,在诸如计时.控制等领域,设计出应用具有时间设置(小时和分钟),闹钟时间设置 ...

  6. 数字系统设计(FPGA)课程设计: 多功能数字钟

    一.目的: 实现多功能数字钟,具备下列功能: 1.数字钟:能计时,实现小时.分钟.秒的显示: 2.数字跑表:精度至0.01秒 比如显示12.97秒: 3.闹钟: 可以设定闹钟,用试验箱上的蜂鸣器作为闹 ...

  7. 【verilog】多功能数字钟的设计

    实验目的 掌握数字钟的工作原理. 掌握计数器级联构成更大模值计数器的方法.  能用verilog描述简单的时序逻辑电路. 实验原理 多功能数字钟应该具有的基本功能有:显示时-分-秒.整点报时.小时和分 ...

  8. FPGA实现多功能数字钟(Verilog)

    FPGA实现多功能数字钟(Verilog) 介绍 整体框架 模块介绍 按键模块 主体计数模块 调整时间(日期)和设置闹钟 秒表模块 闹钟音乐模块 数码管显示 介绍 本文设计的数字钟的功能包括:正常时钟 ...

  9. EDA实验(Quartus Ⅱ+fpga) (五)---多功能数字钟设计

    前言: 本文主要介绍了EDA原理与应用这门课程的相关实验及代码.使用的软件是Quartus Ⅱ,该实验使用fpga芯片为cycloneⅤ 5CSEMA5F31C6. (一)实验目的 (1)了解数字钟的 ...

最新文章

  1. linux完美卸载mysql,Linux下彻底卸载mysql详解
  2. POJ - 3190 Stall Reservations(贪心+优先队列优化)
  3. python统计字典里面value出现的次数_python统计字典中元素出现的次数
  4. SI4432射频芯片方案物联网无线通信模块数传的典型应用
  5. oracle跳过undo回滚段启动,[Oracle] 解析在没有备份的情况下undo损坏怎么办
  6. 《日志管理与分析权威指南》一1.6 人、过程和技术
  7. easyui加载后台数据 笔记
  8. 一道Struts面试题
  9. 利用iMazing将iOS设备的录音文件拷贝到电脑
  10. php 导出文件另行指定路径,生成excel文件到指定目录的函数php类库
  11. ffmpeg推流 —— RTMP推流例程
  12. 【数字逻辑】学习笔记 第三章 Part2 逻辑函数的化简
  13. C语言实现通讯录管理系统
  14. WEB前端 -- onfocus=quot;this.blur()quot;
  15. 自动化测试运维|Selenuim IDE使用Firefox
  16. 排列组合(Java随笔)—全排列
  17. Linux命令--查看文件信息
  18. 【JavaScript学习】JavaScript 常用工具类封装
  19. DNS安全章-拒绝服务攻击
  20. C语言函数指针和返回指针值的函数

热门文章

  1. opencv录制视频 python_Python-OpenCV录制H264编码的MP4视频
  2. 单点登录、统一认证解决方案(一)
  3. 182_赵陈雄_java核心编程实验
  4. 云计算模拟平台——Cloudsim的配置(Windows10 和 ubuntu18.04)
  5. 对web移动端开发的一些了解
  6. JTAG (三) jtag实例 riscv
  7. Pytorch学习日志之函数用法记录
  8. Unexpected exception parsing XML document from class path resource
  9. 网络切片使能千行百业,助5G无所不能,5G网络切片“切”的是什么?
  10. A Strong Baseline and Batch Normalization Neck for Deep Person Re-identification(论文笔记)(2019CVPR)