Vivado高速时钟差分走线布线

最近想把M3的内核移植到一块开发板上，但使用的开发板的时钟是200M的，走线是差分走线，在布线那块发现死活不能把IO设置DIFF_SSTL15,没办法直接把开发板参考的XDC文件拷过来，结果就报错了：
[DRC IOSTDTYPE-1] IOStandard Type: I/O port CLK200m is Single-Ended but has an IOStandard of DIFF_SSTL15 which can only support Differential
网上搜的答案要么看不懂要么一直叫我Create IO port，结果我Vivado 2018一直找不到去哪里Create IO Port。
最后解决方案如下：
在Verilog的顶层文件中要有这样的声明：
IBUFDS sys_clk_ibufgds
(
.O (sys_clk ),
.I (sys_clk_p ),
.IB (sys_clk_n )
);
sys_clk是你要用的时钟，sys_clk_p是你要布线的时钟，这样你布线的时候才有DIFF_SSTL15 类型

Vivado高速时钟差分走线布线相关推荐

altium 网口差分走线长度_差分信号的优缺点及布线要求
在高速 PCB 设计中,差分信号的应用越来越广泛,这主要是因为和普通的单端信号走线相比,差分信号具有抗干扰能力强.能有效抑制EMI.时序定位精确的优势.作为一名(准)PCB 设计工程师,我们当然需要充 ...
PCB 布线的直角走线、差分走线和蛇形线基础理论
PCB的绘制几个步骤: (1)模块化布局.利用Altium Designer软件的交叉选择模式进行模块化布局,一方面要遵循使得各个元器件之间的距离尽可能近的原则,这样可以保证在走线时它们之间的信号传 ...
差分走线_HFSS学习笔记（2）
差分信号线 [壹]在AD中绘制差分线,以USB模块为例一.差分线与USB 二.绘制差分线 1.设置差分布线规则 2.设置差分线网络 3.布线 4.布线完后查看两根线的长度 [贰]探究差分线的线宽与线 ...
PCB Layout 中的直角走线、差分走线和蛇形线--夜猫PCB
中国电子工程师专业导航网站 www.dianzi168.net 布线(Layout)是PCB设计工程师最基本的工作技能之一.走线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过 La ...
PCB差分走线的阻抗控制技术(一)
一.引言为了提高传输速率和传输距离,计算机行业和通信行业越来越多的采用高速串行总线.在芯片之间.板卡之间.背板和业务板之间实现高速互联.这些高速串行总线的速率从以往USB2.0.LVDS以及Fire ...
高速信号线PCB走线中的阻抗匹配
高速信号线PCB走线中的阻抗匹配 1.先确定所需阻抗值,以模拟视频信号线为例,整个系统的阻抗值为75Ω.所以不考虑端接电阻等因素(牵扯到阻抗匹配中的端接电阻相关知识,可自行百度)单就布线考虑我需要使视 ...
altium 网口差分走线长度_Altium Designer中使用差分对布线
Contents 差分对布线是一项要求在印刷电路板上创建利于差分信号(对等和反相的信号)平衡的传输系统的技术.差分线路一般与外部的差分信号系统相连接,如连接器或电缆. 需要注意的是在一对差分双绞线上耦 ...
ad批量走线_AD中蛇形走法、多条网络同时布线、交互布线、logo、差分走线、3D...
AD 布蛇形线方法 Tool 里选 Interactive length tuning 要先布好线再改成蛇形, 这里用的是布线时直接走蛇形: 先 P->T 布线, 再 Shift + A 切换成 ...
altium 网口差分走线长度_Altium Design 中差分走线的设置
1.在原理图中,将要设置的差分对的网络名称的前缀取相同的名字,在前缀后面加后缀分别为_N 和_P,并且加上差分对指示.具体操作如下: 2.在原理图界面下,单击 Place>>Directi ...

Vivado高速时钟差分走线布线

Vivado高速时钟差分走线布线相关推荐

最新文章

热门文章