PCB叠层及阻抗控制关键因素

阻抗计算：

1. 介电常数Er

Er（介电常数）就目前而言通常情况下选用的材料为FR-4，该种材料的Er特性为随着加载频率的不同而变化，一般情况下Er的分水岭默认为1GHZ（高频）。目前材料厂商能够承诺的指标<5.4（1MHz)，根据我们实际加工的经验，在使用频率为1GHZ以下的其Er认为4．2左右。1.5—2.0GHZ的使用频率其仍有下降的空间。故设计时如有阻抗的要求则须考虑该产品的当时的使用频率。

我们在长期的加工和研发的过程中针对不同的厂商已经摸索出一定的规律和计算公式。

7628----4.5（全部为1GHz状态下)
2116----4.2
1080----3.6

2. 介质层厚度H

H（介质层厚度）该因素对阻抗控制的影响最大故设计中如对阻抗的宽容度很小的话，则该部分的设计应力求准确，FR-4的H的组成是由各种半固化片组合而成的（包括内层芯板），一般情况下常用的半固化片为：

1080 厚度0.075MM、
7628 厚度0.175MM、
2116厚度 0.105MM。

3.线宽W

对于W1、W2的说明：

此处的W=W1，W1=W2.

规则：W1=W-A
W—-设计线宽
A—–Etch loss (见上表)

走线上下宽度不一致的原因是：PCB板制造过程中是从上到下而腐蚀，因此腐蚀出来的线呈梯形。

4.绿油厚度：因绿油厚度对阻抗影响较小，故假定为定值0.5mil。

5.铜箔厚度

外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ(1OZ约为35um或1.4mil)三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1 OZ左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。

表层铜箔：

可以使用的表层铜箔材料厚度有三种：12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um，大致相当于铜厚1 OZ、1.5 OZ、2 OZ。注意：在用阻抗计算软件进行阻抗控制时，外层的铜厚没有0.5 OZ的值。

走线厚度T与该层的铜厚有对应关系，具体如下：

铜厚(Base copper thk)	COPPER THICKNESS(T)
铜厚(Base copper thk)	For inner layer	For outer layer
H OZ(Half 0.5 OZ)	0.6 MIL	1.8 MIL
1 OZ	1.2MIL	2.5MIL
2 OZ	2.4MIL	3.6MIL

铜箔厚度单位转换：

铜箔厚度（um）	铜箔厚度（mil）	铜箔厚度（OZ）
18um	0.7mil	0.5 OZ
35um	1.4	1 OZ

Oz 本来是重量的单位Oz(盎司ang si )=28.3 g(克)
在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下

0.13mm(5.1mil)厚度的Core（铜箔的厚度35/35um）的厚度分布：

层分布	厚度（mm/mil）
表层铜箔	0.035mm/1.4mil
中间PP(FR4)	0.06mm/2.4mil
底层铜箔	0.035mm/1.4mil

0.21mm(8.3mil)厚度的Core（铜箔的厚度35/35um）的厚度分布：

层分布	厚度（mm/mil）
表层铜箔	0.035mm/1.4mil
中间PP(FR4)	0.14mm/5.6mil
底层铜箔	0.035mm/1.4mil

半固化片：

规格（原始厚度）有7628（0.185mm/7.4mil），2116（0.105mm/4.2mil），1080（0.075mm/3mil），3313（0.095mm/4mil ），实际压制完成后的厚度通常会比原始值小10-15um左右（即0.5-1mil），7628（7.4mil）

6.厂家提供的PCB参数：

不同的印制板厂，PCB的参数会有细微的差异，通过与上海嘉捷通电路板厂技术支持的沟通，得到该厂的一些参数数据：

（1）表层铜箔：

可以使用的表层铜箔材料厚度有三种：12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um。

（2）芯板：

我们常用的板材是S1141A，标准的FR-4，两面包铜，可选用的规格可与厂家联系确定。

（3）半固化片：

规格（原始厚度）有7628（0.185mm），2116（0.105mm），1080（0.075mm），3313（0.095mm ），实际压制完成后的厚度通常会比原始值小10-15um左右。同一个浸润层最多可以使用3个半固化片，而且3个半固化片的厚度不能都相同，最少可以只用一个半固化片，但有的厂家要求必须至少使用两个。如果半固化片的厚度不够，可以把芯板两面的铜箔蚀刻掉，再在两面用半固化片粘连，这样可以实现较厚的浸润层。

（4）阻焊层：

　　铜箔上面的阻焊层厚度C2≈8-10um，表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同，当表面铜厚为45um时C1≈13-15um，当表面铜厚为70um时C1≈17-18um。

（5）导线横截面：

以前我一直以为导线的横截面是一个矩形，但实际上却是一个梯形。以TOP层为例，当铜箔厚度为1OZ时，梯形的上底边比下底边短1MIL。比如线宽5MIL，那么其上底边约4MIL，下底边5MIL。上下底边的差异和铜厚有关，下表是不同情况下梯形上下底的关系。

（6）介电常数：

半固化片的介电常数与厚度有关，下表为不同型号的半固化片厚度和介电常数参数：

板材的介电常数与其所用的树脂材料有关，FR4板材其介电常数为4.2—4.7，并且随着频率的增加会减小。

介质损耗因数：电介质材料在交变电场作用下，由于发热而消耗的能量称之谓介质损耗，通常以介质损耗因数tanδ表示。S1141A的典型值为0.015。

能确保加工的最小线宽和线距：4mil/4mil。

2．PCB的参数：

不同的印制板厂，PCB的参数会有细微的差异，需要与电路板厂的工程师沟通，得到该厂的一些参数数据，主要是介电常数和阻焊层厚度两个参数各个板厂会有差别。

（1）表层铜箔：

（2）芯板：

我们常用的板材是S1141A，标准的FR-4，两面包铜，可选用的规格可与厂家联系确定。core的厚度一般有0.05MM,0.10MM,0.13MM,0.21MM,0.25MM,0.36MM,0.51MM.0.71mm,1.0MM,1.2MM,1.6MM.2.0MM等等.

core的厚度一般： 0.05MM,0.10MM,0.13MM,0.21MM,0.25MM,0.36MM,0.51MM.0.71mm,1.0MM,1.2MM,1.6MM.2.0MM 等

常用半固化片规格：7628（0.185mm），2116（0.105mm），1080（0.075mm），3313（0.095mm）

一般，芯板（core）厚度最小为2mils(正常为4mils)，6mils,8mils,10mil,12mils,16mils,20mil,24mils,28mils,33mils,36mil,47mils,59mils,这些都是通用的。半固化片（prepreg）种类为： 1080（68um-84um）,2116(110-140um)，7228(170-240um),这些为通用的。106（50-64um）,3313(95-105um)为不常用的，备料时间比较久，相应价格也会上升。

（3）半固化片：

规格（原始厚度）有7628（0.185mm/7.4mil），2116（0.105mm/4.2mil），1080（0.075mm/3mil），3313（0.095mm/4mil ），实际压制完成后的厚度通常会比原始值小10-15um左右（即0.5-1mil），因此叠层设计的最小介质层厚不得小于3mil。同一个浸润层最多可以使用3个半固化片，而且3个半固化片的厚度不能都相同，最少可以只用一个半固化片，但有的厂家要求必须至少使用两个。如果半固化片的厚度不够，可以把芯板两面的铜箔蚀刻掉，再在两面用半固化片粘连，这样可以实现较厚的浸润层。半固化片的介电常数与厚度有关，下表为不同型号的半固化片厚度和介电常数参数：

型号	厚度	介电常数
1080	2.8mil	4.3
3313	3.8mil	4.3
2116	4.5mil	4.5
7628	6.8mil	4.7

板材的介电常数与其所用的树脂材料有关，FR4板材其介电常数为4.2—4.7,并且随着频率的增加会减小。

(4)阻焊层(绿油层Solder Mask)：

铜箔上面的阻焊层厚度C2≈8-10um，表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同，当表面铜厚为45um时C1≈13-15um，当表面铜厚为70um时C1≈17-18um，在用SI9000进行计算时，阻焊层的厚度取0.5OZ即可。

(5)导线横截面：

由于铜箔腐蚀的关系，导线的横截面不是一个矩形，实际上是一个梯形。以TOP层为例，当铜箔厚度为1OZ时，梯形的上底边比下底边短1MIL。比如线宽5MIL，那么其上底边约4MIL，下底边5MIL。上下底边的差异和铜厚有关，下表是不同情况下梯形上下底的关系。

线宽	铜厚（OZ）	上线宽（mil）	下线宽（mil）
内层	0.5	W-0.5	W
内层	1	W-1	W
内层	2	W-1.5	W-1
外层	0.5	W-1	W
外层	1	W-0.8	W-0.5
外层	2	W-1.5	W-1

PCB叠层及阻抗控制关键因素相关推荐

PCB叠层及阻抗简要
原创:http://www.51hei.com/bbs/dpj-105810-1.html 1.1 PCB叠层及阻抗 1.1.1 PCB的叠层处理随着高速电路的不断涌现,PCB板的复杂度也越来越高, ...
PCB的EMC设计之PCB叠层结构
一.电源平面和地平面要满足20H规则二.当电源层.底层数及信号的走线层数确定后,为使PCB具有良好的EMC性能它们之间的相对排布位置基本要求如下 1.元器件层下面(第二层)为地平面,提供器件屏蔽层及 ...
捷配浅谈PCB叠层的概念、设计原则
PCB叠层设计,其实和做汉堡有类似的工艺.汉堡店会精心准备每一层汉堡,就像PCB厂家的PCB板层叠在一起一样.汉堡会有不同的大小和形状,有各种各样的配料,秘密酱汁覆盖着我们自己的烤面包.就像我们在PC ...
【allegro 17.4软件操作保姆级教程四】布线前准备之叠层和阻抗设计
通常在设计中,如果我们有控制阻抗的要求,一般会在加工工艺文档里进行说明,板厂拿到文档和相关工程文件后,会进行工程评估确认,会根据板厂的实际情况进行叠层和线宽的调整,所以这里只是进行简单分析,具体的阻抗 ...
PCB叠层设计（双层、四层、六层、八层）
一直没懂PCB叠层设计,直到看见这篇文章...... https://www.eda365.com/forum-2-1.html 版权总的来说叠层设计主要要遵从两个规矩: 每个走线层都必须有一个邻近 ...
Altium Designer -- PCB 叠层设计
讲之前,我想先看一下,各层的含义都是什么? 一.PCB的各层定义及描述: 参看:altium designer PCB各层含义 1.TOP LAYER(顶层布线层):设计为顶层铜箔走线.如为单面板则没 ...
导入网络表、叠层与阻抗、电路板布局
导入网络表叠层与阻抗电路板布局导入网络表 1.allegro方式网络表导入 2.netlist网络表解读和生成网络表 3.other方式网络表导入 4.库路径加载 1.allegro方式网络表导 ...
一直没懂PCB叠层设计，直到看见这篇文章......
总的来说叠层设计主要要遵从两个规矩: 每个走线层都必须有一个邻近的参考层(电源或地层); 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容; 下面列出从两层板到八层板的叠层来进行示例讲解: 一 ...
PCB 叠层（四层板）
四层板的叠层这里有两种方式 SIG-GND(PWR)-PWR (GND)-SIG: GND-SIG(PWR)-SIG(PWR)-GND: 如图所示,Top和Bottom两个信号层各有一个参考平面(一 ...
共面阻抗对高频PCB 设计中传输线阻抗控制的影响
对传输线进行特性阻抗(Z)控制是RF及高速数字电路设计中的重要一环.良好的阻抗匹配能够显著减少高频高速信号的反射,从而避免出现信号完整性问题.在pcb设计的过程中,我们经常会遇到共面阻抗的情况. 如双 ...

PCB叠层及阻抗控制关键因素

PCB叠层及阻抗控制关键因素相关推荐

最新文章

热门文章