Vivado设计流程（一）新建工程

新建工程

（1）单击如图1所示的 Create New Project图标,弹出新建工程向导所示,单击Next按钮。

图1

（2）弹出如图2所示界面,输入工程名称、选择工程存储路径,并选择 Create project subdirectory选项,为工程在指定存储路径下建立独立的文件夹,设置完成后,单击Next按钮。

注意:工程名称和存储路径中不能出现中文和空格,建议工程名称以字母、数字、下画线来组成。

图2

（3）在弹出的如图3所示界面中,选择 RTL Project一项,并选择 Do not specifysources at this time,选择该选项是为了跳过在新建工程的过程中添加设计源文件,单击Next按钮。

图3

（4）在如图4所示界面中,根据使用的FPGA开发平台,选择对应的FPGA目标器件。本节FPGA采用 **Artix7XC7A100T-1CSG324C**的器件,即 Family和 Subfamily均为Arix7,封装形式( Package)为csg324,速度等级( Speed grade)为-1,温度等级(TempGrade)为C,单击Next按钮。

图4

（5）在弹出的如图5所示界面中,确认相关信息与设计所用的FPGA器件信息是否致,一致请单击 Finish按钮,如果不一致,请返回上一步修改。

图5

（6）得到如图6所示的空白 Vivado工程界面,完成空白工程新建。

图6

Vivado设计流程（一）新建工程相关推荐

FPGA Vivado设计流程
今天给大侠带来Vivado设计流程,话不多说,上货. 本篇通过创建一个简单的HDL工程,学会使用Vivado集成开发环境.学会如何使用Vivado进行设计.仿真.综合以及实现一个项目,生成比特流文件并 ...
VIVADO 设计流程介绍
1.vivado介绍 vivado用于xilinx fpga的设计和验证,VIVADO除了支持传统的rtl to bitfile的设计流程(即输入是rtl代码,通过集成后,用vivado来 ...
Vivado设计流程（五）工程实现
(1)在如图所示的 Vivado流程处理主界面 Flow Navigator中单击 Program andDebug下的 Generate Bitstream选项,工程会自动完成综合.实现.Bit文件 ...
Vivado设计流程（三）功能仿真
(1)创建激励测试文件,在 Source中右击选择 Add sources (2)如图1所示,在 Add Sources界面中选择第三项 Add or create simulationsources ...
Vivado设计流程（二）设计文件输入
1.如图1所示,单击 Flow Navigator下的 Project Manager-→ Add sources或中间Sources中的对话框打开设计文件导入添加对话框. 图1 (2)在如图2所示界 ...
Vivado设计流程（四）设计综合
【 FPGA 】Vivado和ISE设计流程比较（重点是Vivado IDE）
ISE工具设计流程: NGDBuild表示翻译,MAP表示映射,PAR表示布局和布线.具体查看博文:XIlinx FPGA开发基本流程(一)(总介绍) 每一步都需要不同的数据模型. Vivado设计流 ...
用Tcl定制Vivado设计实现流程
http://xilinx.eetop.cn/viewnews-2359 介绍了Tcl的基本语法以及如何利用Tcl在Vivado中定位目标.其实Tcl在Vivado中还有很多延展应用,接下来我们就来讨 ...
vivado 如何创建工程模式_用Tcl定制Vivado设计实现流程
原标题:[Vivado使用误区与进阶]用Tcl定制Vivado设计实现流程上一篇<Tcl在Vivado中的应用>介绍了Tcl的基本语法以及如何利用Tcl在Vivado中定位目标.其实Tc ...

Vivado设计流程（一）新建工程

新建工程

Vivado设计流程（一）新建工程相关推荐

最新文章

热门文章