电子设计数字钟，multisim仿真·
|
设计步骤（分模块叙述，并附上各模块与总体电路图） 1.计时模块，显示模块，调时模块设计
计数器模块由七片74LS160的芯片组成，两片为“秒”，两片为“分”，两片为“时”，还有一片作为“星期”，七个数码管显示器用来显示数字。‘秒’和‘分’采用60进制。通过异步清零的方法将两片74LS160扩展为60进制，在‘秒’十位中，当‘0110’时，接线接QB、QC，两端同时为1，7400N输出0给清零端CLR，60时立刻清零。而“分”和“秒”之间则用一个非门将其连接起来，，即当信号为0110时(即“6”)给一个上升沿脉冲到“分”作为脉冲输入，“分”和“时”之间的级联也是采用的一样的原理。 “时”位采用的是24进制，通过1个与非门控制清零，即到24的时候立刻清零，非门是将信号传导“星期”模块那里。就是当“时”的十位为0010和“时”的个位为0100时产生一个脉冲信号给“星期”模块。 “星期”采用了1~7，用同步置数法，当到达数字7后经过一个周期跳到1，这里用了一个74LS10N芯片来实现。 为了方便时间调整，时间调整功能我用了除系统总脉冲外的另外的脉冲来做调整，通过三个双向开关分别对“星期”“时”“分”进行调整。开关拨到上面就是正常计时，拨到下面就是调时。 2.闹钟模块设计
闹钟模块设计思路基本和计数器模块一样。采用了计数器模块里的“分”和“时”的部分，区分是‘分’和‘秒’之间没有非门来连接，都是通过给脉冲信号来进行调时。闹钟模块主要的功能是用来设置时间来和计数器模块做比较。
对比模块由四片4585BD芯片组成，主要功能是用来对比闹钟模块数值和计数器模块数值是否相同。计数模块通过B0~B3输入信号，闹钟模块通过A0~A3输入信号，比较的结果由OAEQB输出。AGTB和ALTB接地，AEQB接5V电压。通过一个与门将四个4585BD芯片的OQEQB连接在一起，四个OQEQB都为1时，与门输出1。这里比较的是“时”和“分”，相同时闹钟响一分钟。这里的闹钟开关是为了防止刚开始仿真时闹钟模块和计数器模块 ‘时’‘分’都为0(即相同)时，与门输出为1时误响。比较结果由一个指示灯与蜂鸣器作为闹铃，当计时模块的时分与闹钟模块的时分完全相同时，OQEQB输出均为1，指示灯亮，蜂鸣器响。
|
|
五、运行结果
当计时模块和闹钟模块时间相同的时候可以看到灯泡亮起，且蜂鸣器发出声音，且持续1分钟。 |
电子设计数字钟，multisim仿真·相关推荐
- 【全套资料.zip下载】数电课设-多功能电子钟数字钟Multisim仿真设计【Multisim仿真+报告+讲解视频.zip下载】
文章目录 数电课设-多功能电子钟数字钟Multisim仿真设计[Multisim仿真+报告+演示视频.zip] 一.Multisim仿真源文件 二.仿真视频原理讲解 三.原理文档报告 资料下载[Mul ...
- 数字电子电路——数字钟仿真图
数字电子电路--数字钟仿真图 题目:多功能数字钟 要求: 1.设计的数字钟具有正常走时功能. 在计时开始或计时出现误差时,由校时电路完成对分.小时与标准时间的校准. 3.设计的数字钟具有显示功能. 设 ...
- uel结果输出_数电电子脉搏计设计报告与Multisim仿真工程
课程名称:数字电子技术课程设计 题 目:电子脉搏计设计 目录 电子脉搏计设计 3 一.设计任务与要求 3 二.方案设计与论证 ...
- 数字电子技术 八路呼叫器 Multisim仿真 课程报告
[课程设计说明] 设计内容及要求:基于数字电子技术.模拟电子技术的知识,利用所学的集成电路芯片及电阻.电容.三极管.数码管.发光二极管.蜂鸣器期间设计一个八路呼叫器实现一下功能:1.当某一路有呼叫时, ...
- 数字钟的仿真实现（非单片机）
第一章.前言 电子数字钟的应用十分广泛,通过计时精度很高的石英晶振(也可采用卫星传递的时钟标准信号),采用相应进制的计数器,转化为二进制数,经过译码和显示电路准确地将时间"时"&q ...
- 数字电子钟Multisim仿真（数电课设+实验报告）
我本次的数电课设是设计一个电子时钟,并用Multisim实现仿真 因为自己刚开始做这个实验的时候也是网上的一些资料帮助了自己,所以我也想把自己的东西分享出来,给其他人一些思路. 这个是总体的设计要求 ...
- 电容测量仪-(模电、数电电子课程设计，毕业设计)Multisim仿真图以及实物设计(亲测好用)
声明 本文仅在CSDN发布,其他均为盗版.请支持正版! 正版链接:https://blog.csdn.net/meenr/article/details/117549977 最简单电路实现两个量程档位 ...
- NI Multisim 14.0 数字钟设计硬件实现
仿真软件NI Multisim 14.0安装包链接:https://pan.baidu.com/s/1rre6kemomKAHXsqgGxhvlw 提取码:5ayu 数字钟设计 设计要求: 采用中.小 ...
- VHDL数字钟的设计与制作
设计主要内容:本课程设计主要是利用硬件描述语言VHDL的设计思想,采用自顶向下的方法.划分模块来设计数字钟的几个模块.通过课程设计深入理解计算机的基本原理和方法,加深对计算机组成的理解. 摘 要 系统 ...
最新文章
- GMTC 大前端时代前端监控的最佳实践
- ubuntu下安装jre的步骤
- 前端学习（3288）：react hook state-hook
- (王道408考研数据结构)第八章排序-第四节1：冒泡排序
- OpenCV中基本数据结构(4)_Rect
- JavaScript脚本语言介绍并实现第一个Hello World程序
- python 写入excel 日期_详解：Python实现大数据收集至excel的思路大牛分享（建议收藏）...
- 数据结构研究 ----单链表的按序号查找
- Dubbo源码分析（三）：ExtensionLoader
- 计算机体系结构.是系统结构还是体系结构
- 世嘉MD游戏开发【十三】：音乐和音效
- word文档输入带勾的复选框
- Ceph文件系统与原生磁盘读写性能的比较
- Vue_路由_query参数_params参数_命名路由_props配置_编程式路由导航_缓存路由组件_新的生命周期钩子_全局、独享、组件内路由守卫_路由的两种工作模式
- 多电脑切换器（KVM切换器）工作原理
- 基于DCT变换的JPEG图像压缩
- Property description must be an object
- JavaScript学习笔记三——查阅MDN、日期对象
- 小程序占服务器空间吗,小程序会占用手机存储空间吗？| 小程序问答 #21
- jdk点击安装没反应_jdk安装无反应