小于一个时钟周期的低电平毛刺的消除，可采用两级触发器打拍+或门的方式解决，如下图所示：

代码：

always@(posedge clk,posedge rst)
if(rst){sig_d2,sig_d1}<=2'b11;
else{sig_d2,sig_d1}<={sig_d1,sig};
//
assign sig_o=sig_d1|sig_d2;

高电平有效的毛刺的去除：

如上图所示，对于小于1个周期的高电平毛刺，可以采用打两拍+与门的方式实现，代码如下

always@(posedge clk,posedge rst)
if(rst){sig_d2,sig_d1}<=0;
else{sig_d2,sig_d1}<={sig_d1,sig};
//
assign sig_o=sig_d2&sig_d1;

当毛刺宽度大于一个周期小于两个周期时，可采用打三拍+与门的方式实现：

如上图所示，当毛刺宽度大于一个周期小于2个周期时，打两拍+与门无法滤除，需要打三拍才行。
代码

reg [2:0] sig_ff;
always@(posedge clk,posedge rst)
if(rst)sig_ff<=0;
elsesig_ff<={sig_ff[1:0],sig};
//
assign sig_o = &sig_ff;

总结

当需要消除高电平的毛刺时，采用与门，当需要消除低电平的毛刺时，采用或门。
若毛刺宽度介于N和N+1个周期，则需要N+2级触发器采样，然后再进行与(或)。

Verilog消除毛刺相关推荐

基于VHDL的毛刺信号消除
基于VHDL的毛刺信号消除摘要:针对FPGA设计过程中常见的毛刺现象问题,研究了用于VHDL语言清除毛刺信号的脉冲选择法与时序逻辑保持法.首先,研究了冒险现象与毛刺信号:其次,总结了数字电路消除毛刺 ...
关于verilog的一些基础知识整理
*作者: Ian11122840 时间: 2010-9-27 09:04 * *标题: 菜鸟做设计必看!有关如何做设计的整体思路,以及能否综合的笔记 * *所谓综合,就是把描述语言转化成能硬件实现的电 ...
FPGA学习之毛刺问题
在FPGA的设计中,毛刺现象是长期困扰电子设计工程师的设计问题之一,是影响工程师设计效率和数字系统设计有效性和可靠性的主要因素.由于信号在FPGA的内部走线和通过逻辑单元时造成的延迟,在多路信号变化的 ...
对于Verilog语言的一些总结
1.不使用初始化语句: 2.不使用延时语句: 3.不使用循环次数不确定的语句,如:forever,while等: 4.尽量采用同步方式设计电路: 5.尽量采用行为语句完成设计: 6.always过程块 ...
【正点原子FPGA连载】第七章 Verilog HDL语法摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0
1)实验平台:正点原子MPSoC开发板 2)平台购买地址:https://detail.tmall.com/item.htm?id=692450874670 3)全套实验源码+手册+视频下载地址: h ...
初学verilog必看
原文链接:http://www.cnblogs.com/capark/p/4121369.html 先记下来: 1.不使用初始化语句: 2.不使用延时语句: 3.不使用循环次数不确定的语句,如:for ...
FPGA中的竞争冒险消除
目录竞争冒险消除 1.竞争与冒险 1.1 竞争 1.2 冒险 1.3 竞争与冒险的关系 1.4 检查竞争冒险的方法 1.5 消除竞争冒险的措施 2.毛刺 2.1 毛刺产生的原因 2.2 毛刺产生的条 ...
verilog always语法_Verilog 最全经验总结（建议收藏）
关注.星标公众号,直达精彩内容公众号:ZYNQ ID :FreeZynq 1.不使用初始化语句: 2.不使用延时语句: 3.不使用循环次数不确定的语句,如:forever,while等: 4.尽量采 ...
Verilog十大基本功7 (IC设计经典书籍)
来自:https://blog.csdn.net/limanjihe/article/details/52674827 学习数字IC设计一段时间,总结一下自己学习期间遇到的比较好的书籍,希望能给大家一 ...

Verilog消除毛刺

总结

Verilog消除毛刺相关推荐

最新文章

热门文章