Quartus II使用Testbench

最近做实验要用Testbench，本来想照着网上教程做一做，结果太坑了，所以决定自己写一篇。我用的是Quartus II 16.0，如果版本不同没有关系，相差不会很大。

在开始之前，首先要确定两件事情：

1.你的电脑安装了simulation工具，也就是ModelSim-Altera或者ModelSim-SE或者其他工具。

https://blog.csdn.net/he__yuan/article/details/80560064

这篇博客里介绍了如何安装ModelSim-SE工具，亲测好用，就不重复了。如果大家要用其他simulation工具，请自行百度吧。

2.设定好了simulation路径，打开你的Quartus，Tools->Options->EDA Tool Options确定设定好了路径。

http://group.chinaaet.com/4000264741/4100029781

这篇博客介绍了ModelSim-Altera和ModelSim-SE工具路径问题，也写的很清楚。

如果设定好了之后出现了Can't launch XXXX，那么就在路径后面加一个\，如果最后没有报这个错误就忽略这句话。

做好准备工作之后就可以正式开始利用testbench文件：

1.打开工程，编译（略）。

2.设定Simulation

Assignments->Settings->EDA Tool Settings->Simulation

进入Simulation设定界面。

我这里的仿真工具是ModelSim-SE，所以Tool name选择的是ModelSim。如果仿真工具是ModelSim-Altera，那么下拉选择ModelSim-Altera。

Format for output netlist选择语言：VHDL或者Verilog（因为我习惯VHDL，所以就选择的VHDL）。

Output directory：选择文件输出路径。

NativeLink Settings暂时选None。

3.生成模板

Processing->Start->Start Test Bench Template Writer

在这里生成模板，如果没有错误会看到控制台提示如下：

4.编写TestBench文件

File->Open 在对应路径下找到.vht文件（VHDL语言对应.vht文件，如果是Verilog则为.vt文件）打开，修改内容，达到检测目的。

这里不进行代码解读，就是模板代码，各个模块该干嘛就干嘛，比较好懂。

5.添加TestBench文件

Assignments->Settings->EDA Tool Settings->Simulation 再次进入这里，将上次的None换成Compile test bench，点击Test Bench..按钮，弹出Test Benches框，点击new

这里是Quartus 16.0，有两行

Test bench name：填.vht文件名字，比如我的文件名是mem.vht，就填mem。

Top level module in test bench：在VHDL中填写entity的名字，在Verilog中填Module的名字。我的ENTITY：

如果是9.0还会有第三行Design instance name in test bench：写自动生成模板第一BEGIN下面这个，就是i1。

都填好之后再File name点击Add添加.vht(或.vt)文件，点击OK即可

退到这一层再点OK，正常效果如下：

到这里就OK了。

6.Tools->Run Simulation Tools->RTL Simulation 出现下图就大功告成！

以上就是使用TestBench文件过程，如果还有问题欢迎交流！！！

Quartus II使用Testbench相关推荐

【FPGA学习】Quartus II中Testbench编写
在编写FPGA的程序时,常常要在ModelSim软件上进行仿真,来验证功能而要进行仿真,就要先编写Testbench 我们可以使用QuartusII总动生成一个Testbench的模板选择Proc ...
（筆記) 如何使用ModelSim作前仿真與後仿真? (SOC) (Quartus II) (ModelSim)
Abstract 本文介紹使用ModelSim做前仿真,並搭配Quartus II與ModelSim作後仿真. Introduction 使用環境:Quartus II 8.1 + ModelSim- ...
Quartus II使用说明（Verilog HDL二选一数据选择器）
<可编程数字逻辑电路设计>课程中Quartus II软件的使用说明 VHDL和Verilog HDL不一样. 1.新建文件夹,里面包含5个子文件夹(doc/img/prj/rtl/test ...
Quartus ii 与 Verilog入门教程（1）——Verilog实现8位计数器
下载:Quartus ii与verilog实现8位计数器,Modelsim仿真工程 1.计数器原理在时钟作用下,输出信号从0开始,每个时钟的上升沿输出加1.当复位信号有效时,输出清零.计时实现只需累 ...
Quartus II与ModelSim联合仿真
Quartus II与ModelSim联合仿真目录 Quartus II与ModelSim联合仿真一.创建新工程二.创建新文件三.配置ModelSim的路径四.关联Test Bench文件 ...
Quartus ii和Modelsim SE联合仿真的问题总结
** 1. 如何导入quartus ii库 ** 1.设置工作路径打开modelsim安装目录(我的modelsim安装在d:/modelsim目录下),新建文件夹altera.后面的步骤将在该目录 ...
Quartus II 仿真
Quartus II 使用university program VWF仿真 1.File->new->university program VWF->OK打开仿真页面 2.edit- ...
用Quartus II Timequest Timing Analyzer进行时序分析：实例讲解 (一)
一,概述用Altera的话来讲,timequest timing analyzer是一个功能强大的,ASIC-style的时序分析工具.采用工业标准--SDC(synopsys design con ...
(原創) 如何將編譯結果，統一放在一個目錄下? (SOC) (Quartus II)
Abstract Quartus II預設會將所有檔案都放在project的根目錄下,導致根目錄檔案過多,管理不便,若能將編譯的結果統一放到其他目錄下,將有助於日後管理. Introduction 使 ...
(筆記) 如何安裝Altera USB Blaster? (SOC) (Quartus II) (DE2)
Abstract當將DE2的USB排線插入PC後,重新開機會找到新的硬體,這就是USB Blaster,是PC與DE2溝通的橋梁. Introduction 使用環境:Quartus II 7.2 S ...

Quartus II使用Testbench

Quartus II使用Testbench相关推荐

最新文章

热门文章