0. 前言
- 0.0 vcs+verdi联合仿真教父级别教程
1. 异步复位的串联T触发器
- 1.1 题目描述
- - 1.1.1 信号示意图
  - 1.1.2 波形示意图
  - 1.1.3 输入描述
  - 1.1.4 输出描述
- 1.2 解题思路
- 1.3 代码实现
- 1.4 测试文件
- 1.5 仿真波形
2. 奇偶校验
- 2.1 题目描述
- - 2.1.1 信号示意图
  - 2.1.2 波形示意图
  - 2.1.3 输入描述
  - 2.1.4 输出描述
- 2.2 解题思路
- 2.3 代码实现
- 2.4 测试文件
- 2.5 仿真波形
- 参考文献

0. 前言

今天只刷了一个题，为啥呢？是因为难吗？好像不是哦！！！因为我看牛客网上的题好像是漏洞百出，所以萌生出一个大胆的想法，那就是自己写设计和测试文件，使用vcs+verdi联合仿真（随大流，哈哈哈）。咱不说别的，就光装环境花了一天，呜呜呜。不过现在基本上环境是没有问题了，关于环境，我是参考大佬做的，见参考文献。

0.0 vcs+verdi联合仿真教父级别教程

点击就送！！！

1. 异步复位的串联T触发器

点击查看原题

1.1 题目描述

用verilog实现两个串联的异步复位的T触发器的逻辑

1.1.1 信号示意图

1.1.2 波形示意图

1.1.3 输入描述

输入信号 data, clk, rst
类型 wire
在testbench中，clk为周期5ns的时钟，rst为低电平复位

1.1.4 输出描述

输出信号 q
类型 reg

1.2 解题思路

需要注意的是，关于各个信号是什么电平有效呢？这个需要我们根据题目要求搞清楚，这里需要吐槽的是，明明是低电平复位，官方竟然没有定义成rst_n（_n默认就是低电平有效的，个人习惯）。

知识点1：T触发器===>输入为1，输出翻转；输入为0，输出保持。

知识点2：异步复位表示不需要等待时钟就可以完成复位。同时，还有同步复位，一般情况下，最好是使用同步复位，单有时候避免不了异步复位，因为省资源，很省，哈哈，因此，出现了异步复位，同步释放的操作，广泛应用。

1.3 代码实现

`timescale 1ns/1ns
module Tff_2 (
input wire data, clk, rst,
output reg q
);
//*************code***********//reg q_reg;always @ (posedge clk or negedge rst) beginif(!rst) beginq_reg <= 1'b0; endelse beginif(data) beginq_reg <= ~q_reg; endelse beginq_reg <= q_reg; endendendalways @ (posedge clk or negedge rst) beginif(!rst) beginq <= 1'b0; endelse beginif(q_reg) beginq <= ~q; endelse beginq <= q; endendend//*************code***********//
endmodule

1.4 测试文件

2022.6.28
关于测试文件，我暂时还没做，等我先熟悉一下vcs和verdi联合使用，哈哈！敬请期待。

2022.6.29 21：17
我来更新我之前的承诺了，哈哈哈，没想到硬肝了一天，硬是啃下了这块硬骨头。

关于我如何学习的可以参照我之后写的一篇文章，敬请期待

2022.6.30
爆肝几小时，出了一篇vcs+verdi联合仿真教父级别教程，哈哈，话不多说，直接给你传送门

  1 module Tff_2_tb();                                                                                                                                                    2     reg clk=0;3     always #5 clk = ~clk;  // Create clock with period=104  5     reg data=0,rst=0;6  7     initial begin8         #10 rst = 1;9         #210 $finish;10     end11  12     always13         begin14             #60 data = ~data;15         end16  17     initial begin18         $fsdbDumpfile("tb.fsdb");19         $fsdbDumpvars;20     end21  22     Tff_2 test(.data(data),23                .clk(clk),24                .rst(rst),25                .q(q));26 endmodule

1.5 仿真波形

敬请期待！！！

没有q_reg信号

添加了q_reg信号，看的更清晰

2. 奇偶校验

2.1 题目描述

现在需要对输入的32位数据进行奇偶校验,根据sel输出校验结果（1输出奇校验，0输出偶校验）

2.1.1 信号示意图

2.1.2 波形示意图

2.1.3 输入描述

输入信号 bus sel
类型 wire

2.1.4 输出描述

输出信号 check
类型 wire

2.2 解题思路

1、简单理解奇偶校验

奇校验：原始码流+校验位总共有奇数个1

偶校验：原始码流+校验位总共有偶数个1

2、计算奇偶校验的方法按位求异或得到奇校验结果，对其求反得到偶校验结果
3、关于涉及到的基础知识，可以移步到我的另一个专栏，传送门。

2.3 代码实现

`timescale 1ns/1ns
module odd_sel(
input [31:0] bus,
input sel,
output check
);
//*************code***********//wire temp_reg;assign temp_reg = ^bus;assign check = sel ? temp_reg : ~temp_reg;//*************code***********//
endmodule

2.4 测试文件

  1 module odd_sel_tb();                                                                                                                                                  2     reg clk=0;3     4     always #5 clk = ~clk;  // Create clock with period=105  6     reg [31:0] bus = 0;7     reg sel = 0;8     wire check;9  10     odd_sel t(.bus(bus),11               .sel(sel),12               .check(check));13  14     always begin15         #20 sel = ~sel;16     end17  18     always begin19         #20 bus++;20     end21  22     initial begin23         $fsdbDumpfile("tb.fsdb");24         $fsdbDumpvars;25         #200 $finish;26     end27 endmodule

2.5 仿真波形

好了，这就是这两个题目的全部了，如有感兴趣的，可以评论区或者私聊我获取相应的文件。
希望大家看完之后可以给个三连，让更多的人都能看到，感谢！！！
加油，奥里给！！！

===========================================================================

参考文献

关于虚拟机的搭建
tb参考

【牛客网刷题系列之 Verilog快速入门】~ 异步复位的串联T触发器、奇偶校验相关推荐

verilog牛客网刷题代码汇总
verilog牛客网刷题代码汇总作者:安静到无声个人主页作者简介:人工智能和硬件设计博士生.CSDN与阿里云开发者博客专家,多项比赛获奖者,发表SCI论文多篇. Thanks♪(･ω･)ﾉ如果 ...
牛客网刷题记录 || 结构体和类
这是牛客网刷题记录专栏第五篇博文,先给大家简单介绍一下牛客网,牛客网是一个集笔面试系统.题库.课程教育.社群交流.招聘内推于一体的优质网站,牛客网题库中包含几万道题目,注重通过边学边练的模式揽获编程人 ...
牛客网刷题之SQL篇：非技术快速入门39T
导航前序一.简单的关键字练习 1-10 二.知识点复习之 ==运算符== 1.算数运算符 2.比较运算符 3.逻辑运算符 4.位运算符三.10-28T 0.简单题总结 1. SQL18 ==分组 ...
2023年大年初一 —— 牛客网刷题经验分享~
2023年大年初一 -- 牛客网刷题经验分享~
牛客网刷题前的准备工作（输入输出如何接收？）
牛客网刷题前的准备工作牛客网刷题前的准备工作 1. 数据读取接受问题 2.牛客刷题前的准备: 2.1. 弄清楚输入输出的行数关系 3.代码怎么写 3.1. 在牛客上测试自己的模板代码,是否能正确 ...
牛客网刷题记录 || 循环
这是牛客网刷题记录专栏第七篇博文,先给大家简单介绍一下牛客网,牛客网是一个集笔面试系统.题库.课程教育.社群交流.招聘内推于一体的优质网站,牛客网题库中包含几万道题目,注重通过边学边练的模式揽获编程人 ...
【牛客网刷题】中秋节前开启java专项练习错题总结第一天
[牛客网刷题]中秋节前开启java专项练习错题总结第一天概述写在前面错题分析值得记录的错题总结写在最后概述还有十几天就到中秋节了,从此又老了一岁,也多了一年的知识积累.对于这样一个特殊 ...
牛客网刷题入门篇基础语法
VL1 四选一多路器四选一多路器_牛客题霸_牛客网 `timescale 1ns/1ns module mux4_1( input [1:0]d1,d2,d3,d0, input [1:0]sel, ...
牛客网刷题 --- 输入输出数据处理
正确处理输入输出格式常见的输入格式: 预先不输入数据的组数 - 直接读到文件结尾预先输入数据的组数 - 读数据组数然后循环只有一组数据 - 直接读数据处理输出格式要注意细节,看题目的具体要求 ...
牛客网刷题——二叉树
作者:敲代码の流川枫博客主页:流川枫的博客专栏:和我一起学java 语录:Stay hungry stay foolish 工欲善其事必先利其器,给大家介绍一款超牛的斩获大厂offer利器--牛客 ...

【牛客网刷题系列之 Verilog快速入门】~ 异步复位的串联T触发器、奇偶校验

目录：

0. 前言

0.0 vcs+verdi联合仿真教父级别教程

1. 异步复位的串联T触发器

1.1 题目描述

1.1.1 信号示意图

1.1.2 波形示意图

1.1.3 输入描述

1.1.4 输出描述

1.2 解题思路

1.3 代码实现

1.4 测试文件

1.5 仿真波形

2. 奇偶校验

2.1 题目描述

2.1.1 信号示意图

2.1.2 波形示意图

2.1.3 输入描述

2.1.4 输出描述

2.2 解题思路

2.3 代码实现

2.4 测试文件

2.5 仿真波形

参考文献

【牛客网刷题系列之 Verilog快速入门】~ 异步复位的串联T触发器、奇偶校验相关推荐

最新文章

热门文章

【牛客网刷题系列 之 Verilog快速入门】~ 异步复位的串联T触发器、奇偶校验

目录：

0. 前言

0.0 vcs+verdi联合仿真教父级别教程

1. 异步复位的串联T触发器

1.1 题目描述

1.1.1 信号示意图

1.1.2 波形示意图

1.1.3 输入描述

1.1.4 输出描述

1.2 解题思路

1.3 代码实现

1.4 测试文件

1.5 仿真波形

2. 奇偶校验

2.1 题目描述

2.1.1 信号示意图

2.1.2 波形示意图

2.1.3 输入描述

2.1.4 输出描述

2.2 解题思路

2.3 代码实现

2.4 测试文件

2.5 仿真波形

参考文献

【牛客网刷题系列 之 Verilog快速入门】~ 异步复位的串联T触发器、奇偶校验相关推荐

最新文章

热门文章

【牛客网刷题系列之 Verilog快速入门】~ 异步复位的串联T触发器、奇偶校验

【牛客网刷题系列之 Verilog快速入门】~ 异步复位的串联T触发器、奇偶校验相关推荐