ESD/EMI防护设计

内容摘取自<Rockchip_RK3568_Hardware_Design_Guide_V1.0_CN.pdf>

1.1概述

本章对于RK3568产品设计中的ESD/EMI防护设计给出了建议，帮助客户更好的提高产品的抗静电、抗电
磁干扰水平。
1.2 术语解释
本章中的术语解释如下：
 ESD（Electro-Static discharge）：静电释放；
 EMI（Electromagnetic Interference）：电磁干扰，包括传导干扰和辐射干扰两部分；
1.3 ESD 防护
 从模具上做隔离，接插件能内缩的尽量内缩于壳体内，让静电释放到内部电路上的距离变长,能量变弱，测试标准由接触放电条件变为空气放电等；
 在PCB布局时做好敏感器件的保护，隔离；
 布局时尽量将RK3568芯片及核心部件放在PCB中间，不能放在PCB中间的需要保证屏蔽罩离板边至少2MM以上的距离，且要保证屏蔽罩能够可靠接地；
 应该按功能模块及信号流向来布局PCB，各个敏感部分相互独立，对容易产生干扰的部分最好能隔离；
 要求合理摆放应对ESD器件，一般要求摆在源头，即ESD器件摆放在接口处或静电释放处；
 元件布局远离板边且距插接件有一定距离；
 PCB表面一定要有良好的GND回路，各接插件在表层都要有较好的GND连接回路。有加屏蔽罩的应尽量跟表层地相连，并在屏蔽罩焊接处多打地孔接地。要做到这一点，就要求各个连接座部分在表层不要走线，也不要出现大范围切断表层铜皮的走线；
 表层板边不走线且多打地孔；
 必要时要做好信号跟地之间的隔离；
 多露铜，以便加强静电释放效果，或者便于增加加泡棉等补救措施
 如果有经连接器实现板对板连接时，建议全部信号串接一定阻值的电阻(2.2ohm-10ohm之间，具体以能满足SI测试为准)，以及预留TVS器件，可提升抗静电浪涌能力
 RK3568 nPOR管脚的100nF电容必须靠近管脚放置，电容的地焊盘必须有一个0402地过孔，空间允许建议打两个以上，更良好的接地。
 关键信号比如Reset,时钟，中断等敏感信号与板边距离不得小于5mm
 其它外围芯片如果有带Reset管脚，建议增加100nF电容必须靠近管脚，电容的地焊盘必须有一个0402地过孔，空间允许建议打两个以上，更良好的接地。
 整机设计为浮地设备时，建议各接口不要分地设计。
 机器外壳为金属时，电源是三孔，要求金属外壳必须良好连接大地
 预留屏蔽罩位置，屏蔽罩的应尽量跟表层地相连，并在屏蔽罩焊接处多打地孔接地，要做到这一
点，就要求各个连接座部分在表层不要走线，也不要出现大范围切断表层铜皮的走线
 从PCB上进行隔离，让静电只能释放在部分区域，比如座子地管脚单独过孔和内层的地层连接，对表层的PCB进行Keepout，表层的地铜皮和管脚尽量远离，即让敏感信号远离静电易放电区域（表层地铜皮）等等，如图在表层隔离HDMI信号与GND的距离。

1.4 EMI 防护
 电磁干扰三要素：干扰源、耦合通道及敏感设备。我们不能处理敏感设备，所以处理EMI就只能从干扰源跟耦合通道入手了。解决EMI问题，最好的方式就是消除干扰源，消除不了的就想办法切断耦合通道或者避免天线效应；
 PCB上干扰源一般很难完全消除，可以通过滤波、接地、平衡、阻抗控制，改善信号质量(如端接）等方法来应对。各种方法一般会综合运用，但良好的接地是最基本的要求；
 常用应对EMI材料有屏蔽罩，专用滤波器，电阻，电容，电感，磁珠，共模电感/磁环，吸波材料，展频器件等；
 滤波器选择原则:若负载（接收器）为高阻抗（一般的单端信号接口都是高阻抗，比如SDIO,RBG,CIF等），则选择容性滤波器件并入线路；若负载（接收器）为低阻抗（比如电源输出接口），则选择感性滤波器件串入线路。使用滤波器件后不能使信号质量超出其SI许可范围。差分接口一般使用共模电感来抑制EMI；
 RK3568展频的能分模块使用。展频的程度需根据相关部分对信号的要求而定。具体措施见RK3568展频说明；
 DDR3_CLKP/N， DDR4_CLKP/N， LPDDR3_CLKP/N之间RC的电路，不得删减，可改善EMI
 所有时钟串接的匹配电阻，建议保留，提供匹配阻抗，提高信号质量的改善措施；
 DC电源输入处，有条件可预留电源共模电感或EMI滤波器；
 USB， HDMI， VGA，屏连接座等接口处增加预留共模电感或滤波电路；
 有加散热器时，要注意散热器也有可能耦合EMI能量，产生辐射，在选用散热器时除了满足热设计要求，还应满足EMI测试要求。散热器要预留接地条件，当有需要接地时，将散热器接地，此处不好明确接地点个数及怎么选择接地点，需要第一个版本硬件在实验室实际测试时依据实际情况整
改；
 EMI跟ESD对LAYOUT的要求有高度一致性，前述ESD的LAYOUT要求，大部分适用于EMI防护。另外增加下面的要求；
 尽量保证信号完整性；
 差分线要做好等长及紧密耦合，保证差分信号的对称性，以尽量减少差分信号的错位跟时钟，
避免转化成引起EMI问题的共模信号；
 有插件器件等带金属壳器件的元件，应避免耦合干扰信号从而辐射。也要避免器件的干扰信
号从壳体耦合到其他信号线；
 所有时钟串接的匹配电阻靠近CPU端（源端）， CPU管脚和电阻之间走线必须控制在400mil以内；
 如果PCB超过4层板，建议让所有时钟信号尽量走内层；
 防止电源辐射，电源层覆铜必须内缩，以一个H（电源和地之间的介质厚度）为单位，建议内
缩20H；

ESD/EMI防护设计相关推荐

保护计算机组件免受esd,USB3.0接口的ESD防护设计
在今年计算机硬件的热门话题中,USB3.0绝对是最受瞩目的.自从2000年USB2.0出来后,这项应用已深植各项电子产品中,在各式各样的接口规格中, USB应可算是使用最广泛的了.USB3.0的数据传 ...
PCB的ESD防护设计
PCB的ESD防护设计 ESD静电概述 ESD,也就是我们常说的静电释放(Electro-Static discharge).从学习过的知识中可以知道,静电是一种自然现象,通常通过接触.摩擦.电器间感 ...
TVS 管选型与 ESD 防护设计
基于TVS管的机载电子设备闪电防护设计中1提到的 TVS 管的设计是针对航空机载电子产品闪电防护.我这里借用其中讲述的 TVS 管的选型方法和闪电防护设计思路,来做电路板的静电防护(ESD)设计. 文 ...
静电放电（ESD）最常用的三种模型及其防护设计
ESD:Electrostatic Discharge,即是静电放电,每个从事硬件设计和生产的工程师都必须掌握 ESD 的相关知识.为了定量表征 ESD 特性,一般将 ESD 转化成模型表达方式,ES ...
ESD静电放电最常用的三种模型及其防护设计
推荐好文建议直接看链接 1.静电放电最常用的三种模型及其防护设计 http://www.360doc.com/content/17/0827/14/32066980_682502209.shtml ...
【资料分享】ESD防护设计-常见ESD保护电路图
ESD防护设计 ESD防护设计的目的是,当集成电路任意两个输入/输出引脚之间发生ESD事件时,集成电路内部的ESD防护系统能及时开启来泄放掉大量的瞬时电流/电压,使内部电路免遭破坏.此外,在集成电路正 ...
产品设计中的静电（ESD）防护
产品设计中的静电(ESD)防护本文介绍了静电放电(ESD)的定义.测试目的.实质和特点.危害.ESD指标以及如何提高产品的ESD指标,可供产品硬件设计 ...
EMI/EMC设计经典70问答，拿好不谢
1.为什么要对产品做电磁兼容设计? 答:满足产品功能要求.减少调试时间,使产品满足电磁兼容标准的要求,使产品不会对系统中的其它设备产生电磁干扰. 2.对产品做电磁兼容设计可以从哪几个方面进行? 答:电 ...
EMC防护设计-浪涌
0.写在前面的话 EMC的测试项目很多,本文主要介绍电源端口的浪涌防护设计的原理.基本防护结构,防护器件的选型,相关PCB的设计在此处不做过多讲解. 浪涌和静电防护的& ...

ESD/EMI防护设计

ESD/EMI防护设计相关推荐

最新文章

热门文章