1.门控时钟定义

门控时钟是低功耗设计的一种方法，在数据无效时将寄存器的时钟关闭，以此来降低动态功耗。主要应用于低功耗领域。具体实现为：在寄存器输入数据无效时，将寄存器输入时钟置0。 门控时钟在 ASIC 中使用较多，在 FPGA 使用较少，使用门控时钟会影响时序分析。

2.普通门控时钟电路

1.与门门控

CLK上升沿有效，en为高电平时，时钟开启，为了避免输出时钟不完整，en应该在低电平跳变,否则门控时钟输出质量变差，比如占空比不良或产生毛刺。

2.或门门控

CLK下降沿有效，en为高时，时钟开启，为了避免输出时钟不完整，en应该在高电平跳变。否则门控时钟输出质量变差，比如占空比不良或产生毛刺。

因此：

对上升沿有效的 clk，使用与门进行门控，ena 使能信号跳变只能发生在时钟的低电平区；

对下降沿有效的 clk，使用或门进行门控，ena 使能信号跳变只能发生在时钟的高电平区；

3.改进的门控电路

已知，要想提高输出时钟质量，en信号需要在特定的电平区才能发生跳变，如何控制en在特定条件下跳变？以下给出了锁存门控与寄存门控两种方法：

3.1锁存门控

对于与门门控，需要控制en在低电平跳变，因此使用锁存器对en进行锁存，clk取反作为锁存器使能端。

同理，对于或门门控，要使en跳变发生在clk的高电平区间，也要对en信号锁存，使用clk信号作为锁存器使能端。

尽管锁存门控可以消除毛刺，但是en信号是一个异步信号，en变化时可能会不满足锁存器的建立时间或保持时间，进而造成输出亚稳态。此外，如果锁存器和与门相隔很远，到达锁存器的时钟与到达与门的时钟有较大的延迟，则仍会出现毛刺。

3.2寄存门控

将锁存门控的锁存器换成D触发器即可。

4.生成寄存器门控的代码风格

always@(posedge clk or negedge rst_n)beginif(!rst_n)data_out<=0;else if(data_vld)//该if是实现门控的主要代码data_out<=data_in;
end

注意：下面的代码不能实现门控时钟

always@(posedge clk or negedge rst_n)
if(!rst_n)data_out<=8’b0;
else if(data_vld)data_out<=data_in;
elsedata_out<=8’b0;//该else多余，因为寄存门控实现的功能是，当使能信号无效时，输出不变，而非置零。

门控时钟：Clock fating相关推荐

clock gating门控时钟
在数字IC设计中,我们几乎都要用到门控时钟clock gating技术.使用门控时钟这种技术,我们可以改善电路的三个主要性能指标:速度,面积和功耗,特别是芯片的功耗.市场上主流的综合和静态时序分析工具 ...
【数字IC基础】降动态功耗（降时钟翻转频率）：门控时钟（clock gating）
文章目录十五.门控时钟(clock gating)!!! 15.1.概念 15.2.锁存时钟与门控电路 15.3.锁存时钟或门控电路 15.4.寄存时钟与门控电路 15.5.时钟门控的RTL代码编写 ...
门控时钟电路(Intergrated clock gating)
门控时钟某些模块不需要工作的时候,为了降低功耗,需要关闭该模块的时钟,节省触发器的翻转功耗.采用门控时钟电路来控制时钟的关断. 本文大量引用了知乎门控时钟的图片和一些文字描述简单的与门最初的思路 ...
搭建IC设计EDA虚拟机服务器,忆往昔--集成门控时钟技术的前世--分离门控时钟技术...
本文转自:自己的微信公众号<集成电路设计及EDA教程> <忆往昔--集成门控时钟技术的前世--分离门控时钟技术> 多种门控时钟实现方案: Design Compiler中已经集 ...
【数字IC/FPGA】门控时钟
门控时钟介绍功耗是芯片设计中非常重要的一个指标,研究表明,在芯片功耗的组成中,有高达40%甚至更多是由时钟树消耗掉的.这个结果的原因也很直观,因为这些时钟树在系统中具有最高的切换频率,而且有很多时钟 ...
Xilinx的智能门控时钟技术你了解吗？
文章目录写在前面摘要智能时钟门控额外优化设计实现流程中的智能时钟门控基准测试结果总结写在前面在FPGA和ASIC设计中,时钟信号通常都是翻转频率非常高的信号,而电路的翻转本质是电容的 ...
面试准备FPGAor数字IC(三)-边沿检测、门控时钟、单双口RAM、亚稳态等
边沿检测思路:每个时钟的上升沿寄存数据,然后在每个时钟的上升沿判断比如上升沿检测:a_n &&!a;下降沿检测!a_n && a; Verliog: module ...
门控时钟设计001：什么是门控时钟？如何产生门控时钟？
什么是门控时钟? Clockgating:在数据无效时,将寄存器时钟关闭的技术,能够有效降低功耗, 是低功耗设计的重要方法之一.门控时钟其实就是一个逻辑模块,在寄存器的输入数据无效时,将寄存器的输入时 ...
【 FPGA 】门控时钟专题
目录门控时钟定义? 到底要不要使用门控时钟? 门控时钟降低功耗的原理? 门控时钟设计原理? 参考文献: 门控时钟定义? 门控时钟,指的是由组合逻辑产生的时钟,其中,组合逻辑的输入可以全部是数据信号, ...

门控时钟：Clock fating

1.门控时钟定义

2.普通门控时钟电路

3.改进的门控电路

4.生成寄存器门控的代码风格

门控时钟：Clock fating相关推荐

最新文章

热门文章