在数字IC设计中,我们几乎都要用到门控时钟clock gating技术。使用门控时钟这种技术,我们可以改善电路的三个主要性能指标:速度,面积和功耗,特别是芯片的功耗。市场上主流的综合和静态时序分析工具(Design Compiler& PrimeTime)降低了ASIC设计人员使用门控时钟的门槛。

ASIC设计人员主要使用正边沿触发的D触发器来生成寄存器。这些触发器在每个时钟周期被时钟触发; 如果需要保持以前的值,通常使用MUX多路器电路。图1显示了这个电路。


虽然这个电路在概念上很简单,但它可以通过几种方式进行改进。 图2显示了门控时钟的等效电路。 这个电路的性能更高,因为它从输入到触发器的时序关键路径中移除了MUX,同时节省了面积。 最后,这个电路的功耗较低,因为触发器不必在每个周期都被触发。


NOTE2:可以有很多的方法来实现门控时钟。 但是,大多数都可以归结到图2中的电路。


在该电路中,触发器的时钟信号被门控。在GATE被置为低电平时,GCLK将保持低电平。 低电平锁存器用来在CLK高电平期间锁存住门控信号。为了仿真产生毛刺,对于NAND门需要满足setup和hold time 的时序要求。



图3显示了用于分析建立时间的时序图。


图4显示了用于分析保持时间的时序图

在当今的数字IC设计中,我们所用到的门控时钟clock gating都是采用集成的ICG,并非通过与门或者或门搭的电路。原因是后者需要数字后端实现过程和静态时序分析阶段人工在与门或者或门的输入端加clock gating check,这样做的弊端是一方面比较麻烦,另外一方面很有可能会漏掉某些需要clock gating的点。

而且现在clock gating一般都要求靠近clock root,这样能够节省更多的功耗。但是我们知道当clock gating cell越靠近root,到clock gating的enable使能端的setup越不容易满足。因此在整个数字IC后端实现过程中需要做折中。

相关推荐:

数字IC设计门控时钟低功耗技术–Auto Bound 与Physical Aware Clock Gating

数字后端实现中clock gating使能端setup violation修复方法汇总

数字IC设计中Lockup latch的详细用法-lockup latch eco方法

相关文章推荐

  • 数字后端实现中clock gating使能端setup violation修复方法汇总
  • 数字IC设计门控时钟低功耗技术--Auto Bound 与Physical Aware Clock Gating
  • CRPR(Clock Reconvergence Pessimism Removal)能补偿crosstalk吗?

clock gating门控时钟相关推荐

  1. 【数字IC基础】降动态功耗(降时钟翻转频率):门控时钟(clock gating)

    文章目录 十五.门控时钟(clock gating)!!! 15.1.概念 15.2.锁存时钟与门控电路 15.3.锁存时钟或门控电路 15.4.寄存时钟与门控电路 15.5.时钟门控的RTL代码编写 ...

  2. 门控时钟电路(Intergrated clock gating)

    门控时钟 某些模块不需要工作的时候,为了降低功耗,需要关闭该模块的时钟,节省触发器的翻转功耗.采用门控时钟电路来控制时钟的关断. 本文大量引用了知乎门控时钟的图片和一些文字描述 简单的与门 最初的思路 ...

  3. 门控时钟:Clock fating

    1.门控时钟定义 门控时钟是低功耗设计的一种方法,在数据无效时将寄存器的时钟关闭,以此来降低动态功耗.主要应用于低功耗领域.具体实现为:在寄存器输入数据无效时,将寄存器输入时钟置0. 门控时钟在 AS ...

  4. 搭建IC设计EDA虚拟机服务器,忆往昔--集成门控时钟技术的前世--分离门控时钟技术...

    本文转自:自己的微信公众号<集成电路设计及EDA教程> <忆往昔--集成门控时钟技术的前世--分离门控时钟技术> 多种门控时钟实现方案: Design Compiler中已经集 ...

  5. 【数字IC/FPGA】门控时钟

    门控时钟介绍 功耗是芯片设计中非常重要的一个指标,研究表明,在芯片功耗的组成中,有高达40%甚至更多是由时钟树消耗掉的.这个结果的原因也很直观,因为这些时钟树在系统中具有最高的切换频率,而且有很多时钟 ...

  6. Xilinx的智能门控时钟技术你了解吗?

    文章目录 写在前面 摘要 智能时钟门控 额外优化 设计实现流程中的智能时钟门控 基准测试结果 总结 写在前面 在FPGA和ASIC设计中,时钟信号通常都是翻转频率非常高的信号,而电路的翻转本质是电容的 ...

  7. 面试准备FPGAor数字IC(三)-边沿检测、门控时钟、单双口RAM、亚稳态等

    边沿检测 思路:每个时钟的上升沿寄存数据,然后在每个时钟的上升沿判断 比如上升沿检测:a_n &&!a;下降沿检测!a_n && a; Verliog: module ...

  8. 分频时钟、使能时钟、门控时钟的概念和使用

    一.概述 FPGA的时钟和时序以及功能息息相关,下面将介绍分频时钟,使能时钟以及门控时钟. 二.时钟设计介绍 1.分频时钟 有些时候设计需要将主时钟进行分频以降低频率使用,对于有足够PLL和MMCM资 ...

  9. 门控时钟设计001:什么是门控时钟?如何产生门控时钟?

    什么是门控时钟? Clockgating:在数据无效时,将寄存器时钟关闭的技术,能够有效降低功耗, 是低功耗设计的重要方法之一.门控时钟其实就是一个逻辑模块,在寄存器的输入数据无效时,将寄存器的输入时 ...

最新文章

  1. CSS布局之-水平垂直居中
  2. Facebook面部识别新突破:可识别未标记照片中用户
  3. 数组指针和指针数组的区别(1)
  4. linux如何加载镜像,linux可以加载iso镜像文件到启动项吗
  5. .net cf的label问题
  6. Linux下将pycharm图标添加至桌面
  7. python能不能在win10系统中使用_python在win10下可以用吗
  8. svn 命令行_小型工作室搭建SVN经验
  9. 《我也能做CTO之程序员职业规划》之十:程序员职业规划就像软件工程
  10. 2016年个人总结报告PPT(刘欣)
  11. HashMap碰撞问题解析
  12. 逐个点评国奥球员_原水_新浪博客
  13. Cesium视频融合
  14. 广州市车联网先导区LTE-V2X 车载直连通讯设备技术规范
  15. 初级,中级,高级程序员需要具备的能力
  16. Sharding-JDBC(二)- Sharding-JDBC介绍
  17. Keras神经网络实现泰坦尼克号旅客生存预测
  18. 山西计算机一级考试试题,2014山西省计算机等级考试试题 二级C试题一点通科目一...
  19. 忙碌的你不妨停下来, 看看这份前端规划
  20. 参加华为认证HCIP-AI的经历

热门文章

  1. 华硕笔记本电池0%充不进电_华硕笔记本电脑充不上电,显示在冲,但是电量一直是0%,电源一拔就关机,谁能告诉我该怎么办啊?...
  2. 犀牛Phinoceros 如何切换中文语言
  3. 越来越多的小程序入口,也治不了薅流量者的焦虑
  4. java版我的世界附魔指令_我的世界手机版附魔指令大全 怎么使用附魔指令
  5. 天文竞赛怎么用计算机,天文仪器和方法
  6. 苹果账号提示:没有足够信息以重设您的安全提示问题,求解决方法
  7. 20150218【改进Poll定时查询】IMX257实现GPIO-IRQ中断按键获取键值驱动程序
  8. php 导出大数据量excel 解决方法 秒出 并不会出现PHPExcel内存溢出问题
  9. 这个社会,越来越多的职业将会被淘汰!
  10. 艾永亮:江小白用创新打开超级产品的门槛,关键在于用户