FPGA的GTP高速串行接口数据收发

GTP（吉比特收发器）简称Gigabit Transceiver with Low Power，经常应用于板级通信，板与板，应用在高速串行接口的数据收发。在A7系列芯片中我们叫GTP、在K7系列我们叫GTX、V系列叫GTH、对于不同速度等级的高速通信的物理接口。

首先就是要了解aurora IP帧模式

Aurora 协议是由Xilinx 公司提供的一个开放、免费的链路层协议，可以用来进行点到点的串行数据传输，具有实现高性能数据传输系统的高效率和简单易用的特点。Aurora 8b10协议是一个可扩展的、轻量级的链路层协议，可以用于单路或者多路串行数据通信

1. AuroraIP帧模式

1.1 IP核配置

Lane width Byte=4Bytes设置了用户AXI-Stream接口位宽是32bit

Lane Rate=5.0Gbps设置了高速串行总线的数据速率

GT Refclk=125Mhz 设置了高速串行总线参考时钟频率,需要参考板卡实际连接的晶振频率

Init clk=50Mhz用于初始化和产生复位的信号，请使用独立的时钟不要使用本IP核生成的用户时钟。

Drp clk=50Mhz 用于DRP配置的时钟，此时钟可以与Init clk 一致。

DataFlow Mode=Duplex 通信模式选择全双工,也可以选择单收或单发.

Interface =Frame用户接口模式选择帧模式,帧模式帧内部含有起始字节和结束字节，选择性使能CRC

用于数据校验，相对比流模式效率降低，但是能感知帧内是否出错。

Flow Control = UFC流控信号选择User Flow Control，加入流控机制，流控信息可以更优先的传送，

只有在Frame模式下可以选择。

Error Detection = CRC使能CRC校验帧数据是否出错。

GT Selection -> Lanes = 1；RefClk=GTPQ0选择高速接口数量和参考时钟，这部分设置芯片有专用管

脚对应，根据实际板卡和芯片型号选择。

Shared Logic = Include shared logic in core 共享逻辑资源不输出共享信号接口，只包含在IP核内

部，在共享模式下一些时钟PLL资源可以给多个核使用。

INITCLK = Single ended 初始化时钟选择单端时钟

未注明的设置选项保持默认即可

1.2 复位时序

上电后GT_Reset和Reset同时复位，GT_Reset提前128clk退出复位，当LaneUp&ChannelUp出现下降沿后

触发复位时序，Reset提前进入复位，128个时钟后GT_Reset进入复位状态，GT_Reset保持128时钟周期后

退出复位，之后再经过128时钟周期Reset退出复位,复位顺序完成。

1.3 用户流控信号

1.3.1 用户流控信号时序

用户流控信号可以插入数据流中，从而在接收端可以降低缓冲buffer压力，一般应用场景，当接收端

buffer即将溢出时，给发送端发送指令，使得发送端插入流控数据降低接收端数据量防止溢出。

2. 帧模式结构框图

tx_ctrl和rx_ctrl模块是用户设计模块。tx_ctrl产生

测试数据源，通过Aurora IP发送到传输介质中，接收端接收数据并检测CRC检测结果，并对CRC错包计

数。在调试期间可以用xilinx调试IP的VIO功能监测错包数量。

FPGA的GTP高速串行接口数据收发相关推荐

基于FPGA实现Aurora高速串行接口
0 本文目录 1)Aurora简介 2)FPGA简介 3)系统设计 4)逻辑设计 5)模块设计 6)Aurora IP核简介 7)Aurora IP核定制 8)Aurora协议特点 9)结束语 1 A ...
基于XILINX FPGA芯片高速串行接口GTX学习笔记
前言: 综合全网各路老鸟的优质博客加上一些自己的理解,整理了如下学习笔记:蛮开心入职了自己满意的单位,分享出来,希望大家都有所收获. 吉比特收发器(MGT)是吉比特级串行器/解串器(SERDES)的别 ...
沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——第一章前言闲谈
目录在这哦~ https://blog.csdn.net/z123canghai/article/details/107700878 第一章前言闲谈唯有学到最根本的,才能明白万变不离其宗,在遇到新 ...
基于QT做上位机开发，实现FPGA通过cyusb3014芯片完成数据的收发
<基于QT做上位机开发,实现FPGA通过cyusb3014芯片完成数据的收发> #任务要求: 要求用qt编写上位机程序,实现FPGA通过cyusb3014芯片完成数据的收发.下面是采用通过 ...
python fpga chips_基于FPGA实现JESD204B高速接口设计
曹鹏飞摘要:JESD204B接口是高速ADC和DAC芯片采用的数据通信接口之一,具有传输速率高,抗干扰能力强,芯片间同步方便等优点.目前国内JESD204B 接口应用多由国外集成芯片提供,缺乏自主 ...
295-光纤数据收发隔离卡加速计算卡基于 Kintex-7 XC7K325T的半高PCIe x4双路万兆光纤收发卡
基于 Kintex-7 XC7K325T的半高PCIe x4双路万兆光纤收发卡一.板卡概述板卡采用Xilinx公司的XC7K325T-2FFG900I芯片作为主处理器,可应用于万兆网络.高速数据采 ...
FPGA使用GTX实现SFP光纤收发SDI视频全网首创略显高端提供工程源码和技术支持
目录 1.前言 2.设计思路和框架 3.vivado工程详解 4.上板调试验证并演示 5.福利:工程代码的获取 1.前言 FPGA实现SDI视频编解码目前有两种方案: 一是使用专用编解码芯片,比如典型 ...
[转]FPGA的GTP信号PCB布线要点
转载链接:http://xilinx.eetrend.com/article/2900 千兆位级串行I/O技术有着极其出色的优越性能,但这些优越的性能是需要条件来保证的,即优秀的信号完整性.例如,有个 ...
多通路fpga 通信_多核DSP和FPGA之间的高速SRIO通信
多核 DSP 和 FPGA 之间的高速 SRIO 通信汪安民 1 ,韩道文 2 ,徐焱 3 [摘要] 摘要:在高速采样系统中,大量数据需要实时传输到处理器.尤其是系统中存在多个处理器协同工作,就 ...

FPGA的GTP高速串行接口数据收发

FPGA的GTP高速串行接口数据收发相关推荐

最新文章

热门文章