02、电荷泵锁相环(CPPLL)的基本结构

1、基本结构

2、主要器件

（1）鉴频鉴相器

PLL开始工作时，其VCO的工作频率可能与输入频率偏差很大，PLL需要逐步进入锁定状态，但因为PD仅能检查相位偏差，其频率捕获范围较小。为提高捕获范围需要使用鉴频鉴相器（采用双端输出，可快可慢）（Phase/Frequency Detector，PFD）

①UP和DOWN的电平组合可表示A和B之间的相位频率差。

②QA有输出表示A比B快，接入振荡器使信号振荡更快，进而B信号去追赶A信号，最后达到同步。

③PFD与PD异或门实现不同是PFD只检测上升沿，而PD上升沿/下降沿都会检测。

若AB同时高电平，QA=QB=1，经与门输出Reset=1复位，QA与QB无法出现上升沿。所以加一个delay单元。理想状态是AB对齐，QA和QB会输出一个小脉冲。

PLL中关心的是QA和QB两者的平均输出，所以可以将这两个输出经过低通滤波后，再作差分输出。更普遍的做法是在PFD和环路滤波器之间再插入一个电荷泵（Charge Pump，CP）电路。

电荷泵：将差分信号变成一个单端的输出。

（2）环路滤波器

（3）压控振荡器（Voltage Controlled Oscillator）

振荡器会产生一个周期性电压信号输出，其没有输入信号，但是可以持续的输出周期性振荡的电压信号，通常用于电子系统中产生时钟信号。

3、三阶CPPLL线性模型

02、电荷泵锁相环(CPPLL)的基本结构相关推荐

电荷泵锁相环（CPPLL）基本结构及相关基本知识
一.电荷泵锁相环基本结构相比于简单锁相环结构,电荷泵锁相环在鉴相器与环路滤波器之间增加了电荷泵结构:通过驱动环路滤波器中的电容,形成积分器,可以将环路增益提高到无穷大. 只要ϕref\phi_{re ...
pll锁相环 cppll cadence 三阶二型锁相环工艺smic55
pll锁相环 cppll cadence 三阶二型锁相环工艺smic55 参考频率20MHz 分频比50 锁定频率1GMHz 锁定时间2us 环形振荡器 ring vco PFD模块 DIV模块 4 ...
Gin 框架学习笔记（02）— 参数自动绑定到结构体
参数绑定模型可以将请求体自动绑定到结构体中,目前支持绑定的请求类型有 JSON .XML .YAML 和标准表单 form数据 foo=bar&boo=baz 等.换句话说,只要定义好结构体, ...
[原创]java WEB学习笔记02：javaWeb开发的目录结构
本博客为原创:综合尚硅谷(http://www.atguigu.com)的系统教程(深表感谢)和网络上的现有资源(博客,文档,图书等),资源的出处我会标明本博客的目的:①总结自己的学习过程,相当 ...
微信小程序 | 02.微信原生框架的目录结构
文章目录 1.概述 2.MINA框架 3.小程序文件结构与传统的web对比 4.项目的目录结构 1.概述 javaScript代码写在js文件中 html代码(应该叫wxml?)写在wxml中 css ...
基于AD9957实现射频数字化变频模块和AD转换模块的方案详细教程
1.引言数字化短波发射机的设计思路是尽可能让数/模转换器(Digital to Analog Converter,DAC)靠近天线,尽可能用数字信号处理代替传统模拟信号处理.随着DSP.FPGA等硬 ...
锁相环 matlab 噪声,锁相环(PLL)系统的噪声特性
锁相环(PLL)系统的噪声特性本文是一篇述评文章,由推导一般 PLL 噪声方程式,并将相加噪声划分为通带噪声和阻带噪声开始.在随后的章节中,对所有主要的相加噪声源的特性进行了研究, (本文共12页) ...
混频锁相环相关拓扑，性能以及错锁问题梳理
正在上传- 重新上传 https://download.csdn.net/download/sinat_28083087/87708203 1. DS.PLL.DDS 三种主流频率合成技术DS.PLL ...
全数字锁相环基本原理讲解
锁相环基本介绍 1.锁相环基本原理锁相环是一个典型的负反馈系统.振荡器负责产生振荡时钟信号,振荡器的输出时钟信号被反馈环路采样后与输入参考时钟信号经由相位检测器进行比较,生成相位误差信号,经过滤 ...

02、电荷泵锁相环(CPPLL)的基本结构

02、电荷泵锁相环(CPPLL)的基本结构相关推荐

最新文章

热门文章