一、题目

实现一个8位的加法器，并完成其仿真波形图（贴图）。

二、源代码

说明：本实验实现了八位加法器，可以实现八位的两数相加，获得八位结果以及进位。
全加器模块：

//---------------------------------------------------------------
// File name:           add_full.v
// Last modified Date:  2020年5月21日10点20分
// Last Version:        V1.1
// Descriptions:        全加器模块
//---------------------------------------------------------------
module add_full(A, B, C, Carry, S);input A, B, C;output Carry, S;assign S = A^B^C;assign Carry = (A&B)|(B&C)|(A&C);
endmodule

顶层模块：

//---------------------------------------------------------------
// File name:           Eighth_add
// Last modified Date:  2020年5月21日10点55分
// Last Version:        V1.1
// Descriptions:        8位加法器设计实验
//---------------------------------------------------------------
module Eighth_add(A,B,C,S);input [7:0] A,B;output [7:0] S;output [8:0] C;assign C[0]=0;add_full  u1(A[0],B[0],C[0],C[1],S[0]),u2(A[1],B[1],C[1],C[2],S[1]),u3(A[2],B[2],C[2],C[3],S[2]),u4(A[3],B[3],C[3],C[4],S[3]),u5(A[4],B[4],C[4],C[5],S[4]),u6(A[5],B[5],C[5],C[6],S[5]),u7(A[6],B[6],C[6],C[7],S[6]),u8(A[7],B[7],C[7],C[8],S[7]);
endmodule

三、仿真波形图

FPGA _Verilog HDL_8位加法器设计实验相关推荐

FPGA _Verilog HDL_8位加法计数器设计实验
一.题目 8位加法计数器设计. 二.源代码说明:本实验实现了八位加法计数器,可以用于定时1us;其中CLK,EN,RST, LOAD,DATA作为输入信号:CLK作为时钟信号,频率为50MHz:EN ...
计算机组成原理快速加法器与32位ALU设计实验报告（8位可控加减法电路设计、CLA182四位先行进位电路设计、4位快速加法器设计、16位快速加法器设计、32位快速加法器设计）
实验二快速加法器与32位ALU设计实验本次实验,进行了五个实验,分别是8位可控加减法电路设计.CLA182四位先行进位电路设计.4位快速加法器设计.16位快速加法器设计.32位快速加法器设计.这次 ...
超前进位加法器实验报告_超前进位加法器设计实验分析
课程名称计算机组成原理实验课时实验项目超前进位加法器设计实验实验时间实验目的 1. 掌握超前进位加法器的原理及其设计方法 . 2. 熟悉 CPLD 应用设计及 EDA 软件的使用实 ...
logisim 快速加法器设计实验报告_基于Logisim平台的《计算机组成原理》实验教学探究...
邵雄凯杨习伟摘要:在分析现有<计算机组成原理>实验教学现状的基础上,针对软件类专业学生硬件基础知识薄弱.一般地方高校硬件设备不足等实际情况,提出基于Logisim平台的<计算机组 ...
实验四 32 位 ALU 设计实验
一.实验预习要求预习<计算机组成原理>慕课附录 3.4 节.<计算机硬件系统设计>慕课 4.3 节. 二.实验目的掌握定点数加减法溢出检测方法. 理解算术逻辑运算单元 AL ...
logisim 快速加法器设计实验报告_数电课程实验一二
数字逻辑实验报告(1) 数字逻辑实验1 一.系列二进制加法器设计50% 二.小型实验室门禁系统设计50% 总成绩评语:(包含:预习报告内容.实验过程.实验结果及分析) 教师签名姓名:xxx 学号: ...
logisim 快速加法器设计实验报告_华中科技大学数字逻辑实验
华中科技大学数字逻辑实验数字逻辑实验报告(1)数字逻辑实验1一.系列二进制加法器设计50二.小型实验室门禁系统设计50总成绩评语(包含预习报告内容.实验过程.实验结果及分析)教师签名姓名学号 ...
logisim 快速加法器设计实验报告_数字逻辑第一次实验报告-模板n.docx
<数字电路与逻辑设计>实验报告 PAGE12 / NUMPAGES12 PAGE1 / NUMPAGES12 数字逻辑实验报告(1) 数字逻辑实验1 一.系列二进制加法器设计50% 二.小 ...
FPGA _Verilog HDL_8选一多路选择器设计
一.题目熟悉QuartusII软件,并设计一个8选1多路选择器,并完成其仿真波形图(贴图). 二.源代码 //-------------------------------------------- ...

FPGA _Verilog HDL_8位加法器设计实验

一、题目

二、源代码

三、仿真波形图

FPGA _Verilog HDL_8位加法器设计实验相关推荐

最新文章

热门文章