实验五：MSI时序逻辑部件应用（彩灯流水电路的设计）

一.实验目的与要求：

设计一电路以驱动八只灯，并使其七亮一暗，且这一暗灯按一定节拍循环右移。

二.方法、步骤：

用一片四位二进制计数器(74LS161) 和3/8译码器(74 LS138)实现
把74LS161的LD(——)、CT(——)、CTT、CTp、Vcc接到+5V处，GND接地，CP接脉冲信号。
把74LS138的15、14、13、12、11、10、9、7端接到LED灯，4和5端接地，6端和Vcc接+5V
把74LS161的Q0、Q1、Q2接到74LS138的A0、A1、A2端
实验电路设计图如下

三.实验过程及内容：

如下图连接电路，图片左上角的8个输出端分别代表序号为01234567的8个彩灯。

2.为方便观察，CP脉冲信号通过手动产生单脉冲模拟，彩灯亮灭顺序如下：

以此顺序不断循环。

四. 实验结论：

用一片四位二进制计数器(74LS161) 和3/8译码器(74 LS138)实现彩灯流水电路的设计是可行的，实验成功实现了暗灯按照节奏右移的功能。

五.心得体会：

如果想要将设计目标改为七暗一亮，且亮灯按节拍右移，我们可以附加两片74LS04芯片，将74LS138芯片的所有输出信号对应输入74LS04芯片的输入端，再从74LS04芯片的输出端对应输出到彩灯上，从而实现刚好与原设计刚好相反的目标。

实验五：MSI时序逻辑部件应用（彩灯流水电路的设计）相关推荐

实验五、计数器逻辑功能和设计
6.实验内容及步骤 (1)测试74HC161的逻辑功能,根据测试结果总结并描述其逻辑功能,表格自行完善. 表2.5.1 74HC161的功能表 (2)测试74HC390的逻辑功能,根据测试结果总结并 ...
实验二组合逻辑电路设计；实验三时序逻辑电路设计
文章目录实验二组合逻辑电路设计实验报告实验三时序逻辑电路设计实验报告实验二组合逻辑电路设计实验报告一.实验目的 1.加深理解组合逻辑电路的工作原理. 2.掌握组合逻辑电路的设计方法. 3 ...
matlab 与非门 simulink,基于MATLAB的时序逻辑电路设计与仿真
<基于MATLAB的时序逻辑电路设计与仿真>由会员分享,可在线阅读,更多相关<基于MATLAB的时序逻辑电路设计与仿真(19页珍藏版)>请在人人文库网上搜索. 1.成绩 MAT ...
SOC 时钟源PLL锁相环详细介绍——IC设计时序逻辑的灵魂
SOC 时钟源PLL详细介绍--IC设计时序逻辑的灵魂本节介绍SOC设计中时钟的组件PLL部分的介绍,PLL可以认为是IC设计中时序逻辑的灵魂所在,理解和掌握PLL的结构和原理是非常有必要的
组合逻辑和时序逻辑的区别
分三点代码上:组合逻辑常常伴随着*号的代码而时序逻辑常常伴随着时钟上升沿电路层面:时序逻辑在组合逻辑的基础上多加了一个D 触发器波形上看来:组合逻辑的波形是即刻反应变化的与时钟无关,但是时序逻 ...
时序逻辑电路设计实例
时序逻辑电路设计实例: [例1]触发器设计实例 module dff( q, data, clk);output q;input data, clk;reg q;always @( posedge c ...
零基础学FPGA（五）：时序逻辑电路设计之计数器（附有呼吸灯实验、简单组合逻辑设计介绍）
目录日常·唠嗑前言一.认清逻辑设计二.时序逻辑电路设计三.扩展:呼吸灯实验日常·唠嗑第一次建立<零基础学FPGA>专栏,是在2021年2月2日,已经过去了一年了,目前只更新了 ...
FPGA实验记录二：VHDL组合逻辑-时序逻辑练习
FPGA小脚丫开发板学习笔记:VHDL组合逻辑-时序逻辑练习板子:Altera Cyclone10 STEP小脚丫FPGA开发板 IDE:QuartusII 18.1(Educational) 仿真 ...
计算机逻辑部件按其结构可分为,《数字逻辑电路》期末大作业实验报告
大连外国语大学软件学院 1数字逻辑电路概述数字逻辑是数字电路逻辑设计的简称,其内容是应用数字电路进行数字系统逻辑设计.电子数字计算机是由具有各种逻辑功能的逻辑部件组成的,这些逻辑部件按其结构可分为组 ...

实验五：MSI时序逻辑部件应用（彩灯流水电路的设计）

实验五：MSI时序逻辑部件应用（彩灯流水电路的设计）相关推荐

最新文章

热门文章