【system verilog】继续探究IC前端仿真中的“时间”,timescale,timeunit/timeprecision设置
前言
仿真中的时间单位/时间精度设置是保证验证环境稳定高效的重要手段,但是很多场景下却常常被忽视。如果没有设置合理的相对统一的时间单位/时间精度,不仅延时、打印等信息会不准确,多模块/环境协同时也会隐藏难以发现的问题。
因此,继续探究仿真中的时间概念,timescale,timeunit/timeprecision等。
timeunit/timeprecision
timeunit/timeprecision即仿真时间单位/时间精度,是仿真时间这个维度上两个重要的概念。
时间单位就是作用域对于相对延迟而言,#1时默认延迟的时间,一般而言timeunit的设置对于绝对延迟(#200ns)没有影响,不过VCS有一个意外情况疑似bug;大部分的仿真器默认的timeunit是1ns。
时间精度就是作用域能够感知的最小延时,当timeprecision=1ps时,#0.4ps会被忽略,#0.5ps会被认为#1ps,。
说起timeunit/timeprecision可能还会有点生疏,但是timescale就很熟悉了,`timescale = 1ns/1ps即timeunit=1ns,timeprecision=1ps,这个我们会在后面做细致探究。
相对时间/绝对时间
相对时间就是相对于timeunit为单位的时间,当timeunit=10ns时,#100就是#100*10ns即1000ns;绝对时间就是不想理会当前域的timeunit/timeprecision配置,延时一个绝对时间值,当然timeprecision精度以下的小数值还是会被四舍五入。
当timeunit/timeprecision
【system verilog】继续探究IC前端仿真中的“时间”,timescale,timeunit/timeprecision设置相关推荐
- php中的时间函数(如何设置时区有4种方法)------与时间相关的函数 (time、date、m‘ktime、microtime(true)、strtotime)
1.如何设置时区:服务器默认的时间都是国家统一时间格林威治,所以在使用服务器前需要设置当前服务器的时区位于用于指定的时区. 设置时区: 1.找到php.ini文件,找到date.zonetime. ( ...
- System Verilog 视频缩放图像缩放 vivado 仿真
版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明. 本文链接:https://blog.csdn.net/qq_46621272/article/ ...
- Android中TimePicker时间选择器的使用和获取选择的时和分
场景 实现效果如下 注: 博客: https://blog.csdn.net/badao_liumang_qizhi 关注公众号 霸道的程序猿 获取编程相关电子书.教程推送与免费下载. 实现 将布局改 ...
- (02)System Verilog 程序块结束仿真
(02)System Verilog 程序块结束仿真 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog 程序块结束仿真 5)结语 1.2 ...
- (150)System Verilog仿真结束机制
(150)System Verilog仿真结束机制 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog仿真结束机制 5)结语 1.2 FP ...
- (17)System Verilog禁止类中所有变量随机属性
(17)System Verilog禁止类中所有变量随机属性 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog禁止类中所有变量随机属性 ...
- (16)System Verilog禁止类中所有变量随机化
(16)System Verilog禁止类中所有变量随机化 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog禁止类中所有变量随机化 5) ...
- (49)System Verilog 类中数组长度约束
(49)System Verilog 类中数组长度约束 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog 类中数组长度约束 5)结语 1 ...
- (50)System Verilog 类中约束数组元素
(50)System Verilog 类中约束数组元素 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog 类中约束数组元素 5)结语 1 ...
最新文章
- Apache httpd 以root身份运行
- IDEA加密文件Base64转换String传输以及报文摘要MD5防止恶意篡改
- 新冠轻症也会导致大脑退化,牛津大学最新研究登上Nature
- 自考之——我看《软件开发工具》
- 转载 程序员上帝视角解读“旅行青蛙”,你的呱真的在旅行嘛? (手机游戏)...
- linux双系统重装win7系统下载,Windows与Ubuntu双系统重装WIN7后修复Grub2
- WebRTC直播课堂实践:实时互动是核心
- mongoDB 高级查询之取模查询$mod
- ipython 模块搜索路径
- antd 表格树如何展开_元件区域 -- 菜单 | 表格 | 流程图 | 图标
- u盘锁电脑_如何给u盘设置密码 给u盘设置密码方法【步骤详解】
- 对于制造企业来说,APS的价值在哪里?
- laravel nginx_在nginx上用FastCGI解析PHP
- Atitit.ide eclipse编译速度慢的解决
- 甘肃暴雨强度公式_我国若干城暴雨强度公式列表.doc
- 华三Track+NQA+静态路由配置实例
- Java —— 学生成绩分析程序Demo(附源代码)
- qt java tcp_incomingConnection qtcpsocket
- 阿里巴巴实习 面试题
- 双IP双线路实现方式 先来说说双线单IP和双线双IP的区别