摘要：三态门（Triple-State Gate）亦称 “三态输出门”、“三态门输出电路”，是一种重要的总线接口电路，具有高电平、低电平和高阻抗三种输出状态的门电路，不过我们通常在设计中比较少见。　　

　　三态指其输出既可以是一般二值逻辑电路，即正常的高电平（逻辑 1）或低电平（逻辑 0），又可以保持特有的高阻抗状态，高阻态相当于隔断状态（电阻很大，相当于开路）。

三态门

　　下面是三态门的 Verilog 代码实现：

module Tri(input din,input en,output reg dout);always @(din or en)if (en)dout <= din;elsedout <= 1'bz;// 数据流描述
// assign dout = en ? din : 1'bz;endmodule

　　其 RTL 电路图如下所示：

基于 Verilog 的经典数字电路设计（10）三态门相关推荐

基于 Verilog 的经典数字电路设计（1）加法器
摘要:加法器是非常重要的,它不仅是其它复杂算术运算的基础,也是 CPU 中 ALU 的核心部件(全加器).两个二进制数之间的算术逻辑运算例如加减乘除,在数字计算机中都是化为若干步加法操作进行的,因此, ...
基于Verilog HDL的数字秒表、波形发送器等设计
基于Verilog HDL的数字秒表设计一.EDA 二.基于Verilog HDL的数字秒表设计 1. 用Verilog HDL设计一个数字跑表,所需引脚和功能如下所示: 2.代码示例 3. 结果: ...
基于Verilog HDL的数字时钟
目录一.实验目的二.实验概述三.实验过程一.实验目的 1.学习相关的设计方法及原理 2.学习设计方法二.实验概述基于Verilog HDL设计一个时钟三.实验过程新建一个工程选择芯片 ...
基于 FPGA 的高级数字电路设计（7）单口 RAM、同步 FIFO、异步 FIFO 设计
一.单口 RAM 设计 module BRAM_PORTA( input clka, input ena, input wea, input [3:0] addra, input [15:0] din ...
基于 FPGA 的高级数字电路设计（5）基于 PE 的脉动阵列设计
脉动阵列定义:多个相同的处理单元(简称 PE),按一定互联规则组成的网络,称为脉动阵列.脉动阵列可以是一维线形.二维矩形.二维二叉树型.三维长方体形等等. 脉动阵列特点 ...
基于Verilog使用Quartus设计数字秒表和数字时钟
目录一.数字秒表 1.1 新建工程 1.2 添加 Verilog 文件 1.3 添加 VWF 文件 1.4 波形仿真二.多功能数字钟三.总结本文内容:使用 Quartus 基于 Verilog ...

基于 Verilog 的经典数字电路设计（10）三态门

摘要：三态门（Triple-State Gate）亦称 “三态输出门”、“三态门输出电路”，是一种重要的总线接口电路，具有高电平、低电平和高阻抗三种输出状态的门电路，不过我们通常在设计中比较少见。

三态门

基于 Verilog 的经典数字电路设计（10）三态门相关推荐

最新文章

热门文章