CPU | 降低流水线停滞的策略

CPU的指令流：

流水线的概念：每个状态下都有一条指令在执行。

注意execute单元会出现流水线停滞。
降低流水线停滞的策略：

1、分支预测
2、超标量：一个指令流里可以同时执行两个或多个指令。
即一个线程里面的两个指令同步执行。
3、乱序执行out of order(ooo)
a b c d e
c要等到a、b 执行完后在执行，可以让c先停滞，让后续的d 、e继续执行然后执行reorder重新排序成c d e。也就是所谓的乱序执行。
最终从fetch到commit实际是保序执行的，只是其中的指令流乱序。
4、cache

5、预取
硬件预取和软件预取

6、内存对齐
对于x86来说提升性能明显

对于62字节后的UINT变量，需要访问2个cacheline；
通过在62字节后添加2字节填充，可以做到优化。

7 、超线程
两个线程里的指令同步执行。
注意和超标量的区别

实用场景：
1、内存屏障barrier()；
2、循环体中减少分支判断，从而减少分支预测失败带来的消耗；
3、剥离多分支，可将命中频繁的分支放到switch前面；

性能优化专题：
https://blog.csdn.net/qq_35399548/article/details/121567758?spm=1001.2014.3001.5502

CPU | 降低流水线停滞的策略相关推荐

自己动手写CPU(2)流水线数据相关问题
自己动手写CPU(2)流水线数据相关问题问题定义流水线中经常有一些被称为"相关"的情况发生,它使得指令序列中下一条指令无法按照设计的时钟周期执行,这些"相关" ...
自己动手写CPU(6)流水线暂停、乘累加减与除法器的实现
自己动手写CPU(6)流水线暂停.乘累加减与除法器的实现流水线暂停因为OpenMIPS设计乘累加.乘累减.除法指令在流水线执行阶段占用多个时钟周期,因此需要暂停流水线,以等待这些多周期指令执行完毕 ...
Android 10 系统 CPU 核数、频率、策略控制
一./sys/devices/system/cpu 目录 Z91:/sys/devices/system/cpu # ls -all ls -all total 0 drwxr-xr-x 13 roo ...
降低CSS特异性的策略
保持项目中所有选择器的CSS专用性较低是一个值得追求的目标. 通常,这表明事物处于相对和谐状态. 您并不是在与自己作斗争,并且有足够的空间在需要时覆盖样式. 选择器的特异性会随着时间的流逝而逐渐增加, ...
CPU的流水线，分支预测与乱序执行
流水线转自:http://www.elecfans.com/emb/dsp/20180405657563.html 流水线的概念来源于工业制造领域,以汽车装配为例来解释流水线的工作方式,假设装配一辆 ...
verilog搭建单周期CPU与流水线CPU
目录实现功能与搭建环境介绍单周期CPU 整体框图具体代码顶层模块取值译码执行访存写回流水线CPU 整体框图前置知识及思路探讨如何让流水线流起来~ Hazard_detect模块 ...
CPU的流水线指令设计
为什么小小一个CPU,有那么多周期(Cycle)? 程序的性能=指令数×CPI×时钟周期,和周期相关的只有一个时钟周期,即CPU主频的倒数. 一个CPU的时钟周期可以认为是可以完成一条最简单的计算机指 ...
自己动手写CPU(7)流水线暂停机制+乘累加累减+除法指令
流水线暂停机制因为OpenMIPS设计乘累加.乘累减.除法指令在流水线执行阶段占用多个时钟周期,因此需要暂停流水线,以等待这些多周期指令执行完毕. OpenMIPS采用的是一种改进的方法:假如位于流 ...
手把手代码实现五级流水线CPU——第三篇：流水线控制逻辑
系列文章目录第一篇:初级顺序流水线第二篇:分支预测流水线文章目录系列文章目录一.控制逻辑二.具体操作 1.判断暂停 2.控制冒险 3.跳转问题 4.实现代码一.控制逻辑通过暂停和插入 ...
BUAA(2021秋)计算机硬件基础（软件学院计组）P4——用Logisim实现流水线CPU(含测试数据供自测)
计算机硬件基础(软件学院计组)P4--用Logisim实现流水线CPU 目录计算机硬件基础(软件学院计组)P4--用Logisim实现流水线CPU 实验内容实验要求提交要求题解前言及其预备知 ...

CPU | 降低流水线停滞的策略

CPU | 降低流水线停滞的策略相关推荐

最新文章

热门文章