Allegro走等长线设置

  • cadence PCB走等长线设置
  • Cadence Allegro 走固定长度的线图文教程及视频演示
  • Cadence 17.4 等长布线
  • cadence -- 多人协作布局布线的方法

https://www.sohu.com/a/250499005_657253

提到绕等长的问题,就不得不说一下等长约束规则的设置了。在allegro的规则管理器里,只有你想不到的规则,没有设置不了的。正是因为其五花八门,所以经常有很多的BUG出现,对于很多人来说,建规则会成为比较难跨越的高山。

等长规则的设置有多种不同的方法,有傻白甜型,有端方君子型,有腹黑高冷型,总有一款适合你的。

1 做人从傻白甜开始

望文生义,傻白甜就是操作简单,结果尽如人意的意思了。这种方法几乎是一步到位的,选中目标网络,单击右键,直接创建Match Group,然后取个好听又好记的名字,如下图。

至此,我们的万里长征就要成功了,只剩下最后一步了,添加等长范围。在Match Group行,tolerance那里改成想要的等长范围,然后回车,等长规格就这么简单粗暴的设置好了。

2 端方君子,心之所向

对于简单的点对点的拓扑,傻白甜能起到相应的作用,但是对于一些比较复杂的拓扑结构,可能就收效甚微了,这时候就需要我们的君子登场了。

为什么说这种方法是端方君子型呢,主要是因为它一步一步,有理有据,按照步骤试一下的话,就会觉得,原来如此,建等长规则还是比较简单的。下面就是动作分解了,首先选中目标网络,建立net group。

建立net group后,选中建立的net group,单击右键,选择SigXploer命令,打开SigXploe,也可以选择单个网络打开SigXploe,网络的拓扑显示如下。

拓扑正确之后,就可以按照下图步骤,建立想要的等长规则了。一步步完成之后,是不是感觉真的很美好呢?

3 腹黑高冷才是真绝色

然而,也有君子搞不定的时候,因为毕竟不是所有的BUG都是光明正大的阳谋,让你可以知道怎么去改正,就像拓扑连接不正确时,可以通过给阻容器件赋模型来解决。有的BUG就像避无可避的阴谋诡计,比如无法打开SigXploer,器件模型出问题等,无处着手时,这时候就需要剑走偏锋,腹黑的方法才能够一招致胜。这次直接选择网络建立pin Pair,不管什么拓扑错误或是其他,直接避过,建立点对点的连接, 这也正是高冷风范,不管什么BUG,都是“我不听,我不听”。

然后再选择目标pin Pair,直接建立Match Group。建立Match Group之后的步骤,就要问傻白甜了。

建立等长规则的方法有多种,不管遇上什么样的BUG,都会有方法去解决。


http://bbs.eeworld.com.cn/thread-480717-1-1.html


cadence PCB走等长线设置

https://blog.csdn.net/weixin_41623723/article/details/105449677


Cadence Allegro 走固定长度的线图文教程及视频演示


https://yingxiaoer.blog.csdn.net/article/details/122094979

在PCB设计中,为了满足时序的要求,有的信号线会要求线长在某个范围内。本文详细介绍走一条50mm的线,误差0.5mm的方法。
第1步:在约束管理器中设置线长和误差
单击“Cmgr图标”打开约束管理器

设置RF_IN1(需要走的固定长度线名称)的最小最大线长分别为50mm和50.5mm

第2步:打开“allegro_dynam_timing动态延迟显示”功能
执行“Setup→User Preferences”打开用户偏好设置窗口

勾选“allegro_dynam_timing”选项

第3步:完成走线
走线过程中关注“Dly”是否变成绿色(变成绿色代表)

走线接近完成时“Dly”还差17.755mm才能达到50mm的长度。需要蛇形走线绕线达到长度要求。
点击“delay tune”图标然后配置蛇形走线类型,线距,转角等信息,进行蛇形走线,直到Dly变成绿色(Dly数值在误差0.5mm以内)


Cadence 17.4 等长布线


https://blog.csdn.net/weifengdq/article/details/105585203

设置分组
需要等长的线比较多时, 可以设置分组, 省去一些设置:

分析长度
连接QSPI_Flash或者TF卡之类的, 引脚比较分散, 又需要等长, 如果事先已经连好, 可以从中选出一根最长的作为参考, 如何查看长度? 打开约束管理器Cmgr -> Analyze -> Analysis Mode:

勾上Electrical -> Total etch length, 选择On:

Cmgr -> Electrical -> Total etch length, DSN工程右键开始分析:

布线长度就出来了.

设置传播延时
Cmgr -> Electrical -> Min/Max Propagation Delays, 把上面的最大长度减去一个误差(比如100mil)作为Prop Delay的最小值(Min), 然后可以把最大长度作为最大值(Max):

拉蛇形线
拉蛇形线, 注意右下角, 变红表示超出上面设置范围, 变绿表示可以:

其他设置
Setup -> User Preference:

下面那个可以在布线的时候实时显示长度。


cadence – 多人协作布局布线的方法


https://blog.csdn.net/weixin_33698823/article/details/86271388?spm=1001.2101.3001.6650.5&utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7ERate-5.pc_relevant_paycolumn_v3&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7ERate-5.pc_relevant_paycolumn_v3&utm_relevant_index=7

Allegro走等长线设置相关推荐

  1. ALLEGRO的约束规则的设置教程,手把手教你!

    约束规则的设置 分三步, 定义规则(一.基本约束规则设置:1.线间距设置;2.线宽设置;3.设置过孔;4.区域约束规则设置;5.设置阻抗;6.设置走线的长度范围;7.设置等长:7.1.不过电阻的NET ...

  2. AD的PCB等长线设置

    信号为了同步到达,阻抗匹配等就需要走等长线(蛇形线),下边的操作用到的AD21,AD别的版本大致思路一样. 1.首先对需要走等长线建立一个类别,在PCB中建立分类,如图所示 2.接着进入类别界面后新建 ...

  3. Cadence Allegro 板框倒角设置方法

    Cadence Allegro 板框倒角设置方法 本章节教大家如何对矩形板框进行倒角设置. 如果我们绘制的板框是Shape属性的是不能正常倒角设置,要将Shape属性的板框更改为lines属性的板框. ...

  4. Allegro如何复用软件设置参数Parameters

    一. 复用Parameters有什么作用 Allegro中一些默认设置很不尽如人意,所以在绘制新PCB时,经常需要对颜色,字号等参数进行重新设置,相当花费时间.但其实,可以通过导入导出软件设计参数Pa ...

  5. Allegro 17.2 xnet设置不成功解决方法

    Allegro 17.2 xnet设置不成功解决方法 ALLEGRO 17.2 XNET设置不成功解决方法 1  ALLEGRO 17.2 XNET设置不成功 新建PCB设置成功. 导出约束文件,对比 ...

  6. Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法

    一个学习信号完整性的layout工程师 大家在进行Layout设计时,最重要就是导入网表,放入元器件,然后进行走线.那其中的元器件就是今天和大家分享的一点,不管是阻容感,还是各种IC.连接器都是有封装 ...

  7. Allegro走线自动关闭其它飞线操作指导

    Allegro走线自动关闭其它飞线操作指导 Allegro在走线时候有一个自动关闭其它网络飞线的功能,具体操作如下 点击add connect命令 在option里面选择Auto-blank othe ...

  8. allegro 走线切换层_PCB 18种特殊走线的画法与技巧

    01AD布蛇形线方法Tool里选Interactive length tuning要先布好线再改成蛇形,这里用的是布线时直接走蛇形:先P->T布线,再Shift+A切换成蛇形走线.按Tab可设置 ...

  9. altium 网口差分走线长度_Altium Design 中差分走线的设置

    1.在原理图中,将要设置的差分对的网络名称的前缀取相同的名字,在前缀后面加后缀分别为_N 和_P,并且加上差分对指示.具体操作如下: 2.在原理图界面下,单击 Place>>Directi ...

  10. PowerPCB走线规则设置

    原文地址::http://www.dzjs.net/html/PCBjishu/2008/1120/3498.html 有朋友说POWERPCB布好局不会设置走线规则,比如默认线宽.安全线距等等,哪么 ...

最新文章

  1. 前端不哭!最新优化性能经验分享来啦 | 技术头条
  2. ActiveMQ持久化方式(转)
  3. POJ 2337 欧拉回路
  4. C++ primer第十八章 18.1小结 异常处理
  5. LeetCode 1060. 有序数组中的缺失元素(二分查找)
  6. 特定热点事件监控与分析项目
  7. MongoDB 教程五: MongoDB固定集合和性能优化
  8. 应用 memcached 提升站点性能
  9. 循环c语言格式,关于for循环的格式
  10. poj2431java_POJ 2431 Expedition
  11. linux中的轮询机制select/poll/epoll特点分析
  12. 微信小程序-强制手机端更新
  13. 【修电脑】ctfmon.exe停止工作以及explorer.exe日常崩溃重启
  14. office 中墨迹书写工具_在word2019或ppt2019中如何调出墨迹书写工具
  15. Drain:在线实时日志解析方法
  16. mysql 按照年龄段分组查询
  17. 串口服务器与协议转换器的区别,串口服务器和串口转以太网模块区别
  18. java神雕侠侣1古墓情缘游戏攻略_《神雕侠侣》古墓派加点详解攻略
  19. 获得屏幕的宽度和高度
  20. WebApp简单制作

热门文章

  1. win10恢复经典开始菜单_打造个性化开始菜单,Win10 开始菜单任务栏美化增强软件...
  2. charles全面使用教程及常见功能详解(较详细)
  3. Cognitive Radio Technology认知无线电技术简述
  4. Eclipse ADT 进行android应用签名打包详解
  5. win10等系统安装Pads安装步骤及软件卡死问题解决
  6. 知识类API调用的代码示例合集:驾考题库、ISBN书号查询、万年历查询等
  7. 出走的门徒之一——地平线 余凯:造物主的一小步
  8. 背包问题-递归思想(C语言)
  9. WordPress淘宝客ZZDGM主题Upanel插件使用补充
  10. HP Loadrunner 11下载地址