Cadence

2021 SAR ADC

1.virtuoso无法启动Cadence61 所对应的virtuoso程序
可能是因为管理员安装的时候并不是用的virtuoso这个名字，需要你在/usr/local/bin/目录下查看你的cadence程序是什么名字，比如我其实管理员安装的cadence61的程序是ic617

2.WARNING Ruler layer ‘hilite drawing4’ is missing.启动ic617后发现没法显示，都是一坨黑，还报这个warning，但是发现管理员装了好几个ic617一个大写的IC617一个小写的ic617（真的服了），遂尝试用大写的IC617启动，果不其然，有东西了，看来还是版本问题。

3.在设计和学习ADC时，应该都会用到清华李福乐老师的ppt和相关的例子，我为了能打开它那个例子可谓是费劲心思，绞尽脑汁。
-困难1：
老师给的压缩包里只有tsmc18scx（TSMC 0.18um 数字标准单元library），里面只包含一些数电中的门，那mos管对应的库去哪找呢（因为直接启动设计library会报找不到tsmc18库中的nmos pmos这样的错）。所以得出结论我得找个tsmc18的库。我去网上找啊，找啊都没找到，终于问学长，学长说服务器上有，可把我高兴坏了，赶紧找到拷过来。
-困难2：
tsmc18是拷过来了，我以为简单的解压一下那几个文件就可以了，于是添加到cadence的library path里面，哦豁，果然没那么简单。我去网上找，又看了看安装说明文件（README.INSTALL)，知道得用pdkInstall.pl进行安装，好吧那就运行吧，但运行完它报错（bad interpreter…），我一看完蛋我不会要按照它说的第二种方法手动安装吧。然后又去问学长，“我们的服务器上会不会没装perl啊”，学长直接perl -v，好家伙，装了perl的，然后学长说可能是这个程序没有找到perl在哪，我心想有道理啊，于是我就开始翻找perl（资深windows用户哈，对linux的命令极其不熟悉，不要嘲笑），然后在我找到perl的同时，学长说我登上服务器给你改了一下pdkInstall.pl第一行里perl的路径（用which perl可以找到perl的路径），白翻半天了，不过这个问题算是解决了。然后便进入pl文件的运行安装过程
-困难3：
安装的过程中本该一路顺利（安装选项我随便选的，因为我只是想打开李福乐老师的例子看看而已，哪个工艺库并不重要），结果给我卡在选安装路径这里。不管我输什么路径，它都让我重新输，并且打个括号说（Not Include Path Name）不明白啊，咋办嘞，就卡在这里了。然后后来无意间我啥也没输然后回车，居然进入了下一步，我再选择y（表示确认），它报错说无法创建，突然醒悟，**它的意思是一个文件夹的名字而不是路径！**看来还是英语理解的不够，Directory Name 和Path Name是两个东西哈。于是我就随便输了个名字pdk，然后便顺利的完成安装了。

-困难4：
你以为安装完导入进去就结束了吗，我也曾经以为。我发现我在服务器找的这个tsmc18的库是oa格式的就是说是cadence61之后支持的格式，而老师给的设计库 SAR_ADC_8BIT_V1 以及数字标准单元库tsmc18scx都是cadence51的格式，你说cadence也是离谱，更新就更新嘛，为什么对低版本不兼容？？cadence只提供了cdb转oa的转换工具哈，于是便需要把这两个库转成oa格式，具体操作可以参照这个博客cadence51的cdb格式转cadence61的oa格式的方法
好了历经这4大磨难我终于能打开李福乐老师的那个例子了。
另外知乎上有一篇导入李福乐老师的SAR ADC并进行仿真的教程，b站上也有对应的链接，但是它给的库并不全，同时那个库也比较老了好像是0.5um的tsmc的库，本文用到的工艺库和设计库都是老师给的，不知道允不允许发到网上，所以不敢发，包含这些文件：
SAR_ADC_8BIT_V1.tar.gz：一个基本的8bit SAR ADC电路library；
tsmc18scx.tar.gz：TSMC 0.18um 数字标准单元library；
t018cmsp007k3_1_3a：内含tsmc0.18um的工艺库。

4.利用UMC28nm的库进行3bitSAR ADC的设计
-困难1：
由于ADC其实是一种数模混合电路，里面需要用到一部分的数字标准单元也就是Standard Cell Library，你有两个方法来获取它
一个是你自己画，把那些与门与非门或门都画出来，但是工程量较大，适合对相关工艺有一定积累的公司，一般来说要把数字的门用到模拟的设计里面更可靠的方法是这个，但是对于学生来说工作量太大。
一个是一些公司会做对应工艺下的Standard Cell Library用于数字设计，ARM和Synopsys都会有做，有一些下载途径但具体怎么下载我并不知道。
我采用的是第二种方法，问了好些人总算是要到了ARM公司的在UMC28nm下的Standard Cell Library。那么问题来了我要如何把它给的这些文件导入到cadence virtuoso里面呢？我在网上找啊找，终于找到了一篇说得还算详细的吧，但也没有很详细。所以后面又请教了一些工程师才完成这个过程。（得到一个血一样的教训，还是应该等研究生上完课再开始做设计啊！！工程师说这些研究生会有课程讲，奈何我是个本科生呢）
下面是导入数字标准单元库到cadence virtuoso617的总结。
首先，先在library manager处建立一个库，并且和.tf文件完成绑定。
建议先导入symbol！！
然后，到cadence的主窗口就是启动页面

点击file-import
导入schematic：
在import中选择Spice，然后在ARM给你的那个Standard Cell Library的文件夹里面找到.cdl文件，进行如下配置：
首先是input
如果所有cell都要导入 Import Sub-circuits list可以不填
（reference library list我也不知道写啥，我随便写了一个我这个Standard Cell Library对应的工艺文件UMC28hpc的工艺库）

然后是output：

我只导入过ARM的Standard Cell Library所以对于其他库，如果设置可能有所变化，可以自己试试，我刚开始以为cdl文件要用cdl的Netlist Language，但是后来发现要用Spectre才行。
导入layout：
在import中选择Stream，就填前两项应该就行，Stream File是.gds文件或者.gds2，可以找找。

导入symbol：
对于symbol文件一般会有，直接传到服务器上即可，因为本来应该使用.v文件，import的时候选择verilog去导入的，但是那样出来所有的门都是长方形就不太好看，一般ARM或者Synopsys公司给的包里会包含symbol的库。直接用sftp传到服务器上就好了。

5.安装smic55nmpdk文件，报错Error: Cannot find virtuoso executable. Please reset PATH or specify it by argument “-b <virtuoso_bin>”
可能因为该目录下没有配置相应的cadence virtuoso的环境，先输入
ic617-env之后再安装pdk即可。

6.启动cadence virtuoso，报错 WARNING file /home/hdx20/CDS.log fflush failed. No space left on device。
清理一下磁盘中的东西，应该是分配给用户的空间被占满了，导致无法启动。

7.修改了原理图的pin，如何更新symbol中的管脚，而不重新排。
从schematic再次create，系统会检测到已有symbol，直接选择modify即可。

8.仿真时报erro：“xxxxxx”（之后再具体截图原因）
主要遇到过以下几种：
a）没有setup 合适的library，有的时候工具不会自动给你检测并添加，也就需要自己找到.scs文件导入一下。（操作：set up-model libraries）
b）找不到spectre，因为我导入的是学长的设计，所以仿真时会报错这个，可以把对应view的spectre文件删了，不影响原理图仿真。

未完待续…

Cadence 问题记录相关推荐

01、Cadence使用记录之新建工程与基础操作（原理图绘制：OrCAD Capture CIS）
01.Cadence使用记录之新建工程与基础操作(原理图绘制:OrCAD Capture CIS) 硕士学电磁场去了,写点博客记录下学习过程. 参考的教程是B站的视频:allegro软件入门视频教程全 ...
cadence学习记录
AD常用命令 ctrl+h:选择信号网络 L(小写): 打开图层设置显示界面 shift+s:高亮显示当前图层,循环先命令后对象一.Orcad (一)技巧与方法 1.搜索. 点击dsn,工具栏搜索 ...
Cadence学习记录（三）芯片封装设计
研读芯片手册根据芯片手册,确定各边管脚起始坐标以及管脚间距等信息为封装绘制做准备,下图为GD32E230芯片LQFP48封装为例,具体可以将芯片管脚分为4个象限分别对应1.2.3.4: 封装设计软件 ...
Cadence学习记录（一）元器件原理图绘制
新建工程 1.在文件新建工程建立之前最好在工程文件夹内建立以下文件夹方便对应管理项目文件 2.找到左上角File->New->Project- 3.(1)选择工程建立的目录文件夹:(2)给 ...
OrCADPADS9.5Cadence学习记录
OrCAD&PADS9.5&Cadence学习记录文章目录 OrCAD&PADS9.5&Cadence学习记录 1 安装说明 2 Pads一些基本操作 2.1 PCB ...
Cadence Allegro 17.4学习记录开始06-PCB Editor 17.4快捷键的说明和中英文的切换和操作界面放大缩小设置
目录 Cadence Allegro 17.4学习记录开始06-PCB Editor 17.4快捷键的说明和中英文的切换和操作界面放大缩小设置 PCB Editor 17.4快捷键的说明第一:env ...
Cadence Allegro 17.4学习记录开始26-PCB Editor 17.4软件PCB中铺铜操作
目录 Cadence Allegro 17.4学习记录开始26-PCB Editor 17.4软件PCB中铺铜操作一.全局动态铜皮参数设置第一:铜皮参数设置选项第二:第1页是铜皮填充参数第三: ...
Cadence Allegro 17.4学习记录开始05-制作封装插件2.54间距排针为例
目录 Cadence Allegro 17.4学习记录开始05-制作封装插件2.54间距排针为例一.分析封装图片二.制作封装需要的焊盘三.Allegro-Flash焊盘四.制作封装一:使用的 ...
Cadence Allegro 17.4学习记录开始25-PCB Editor 17.4软件PCB中布线操作基础
目录 Cadence Allegro 17.4学习记录开始25-PCB Editor 17.4软件PCB中布线操作基础一.走线和修线走线操作步骤: 修线操作步骤: 二.Copy操作三.chang ...
Cadence Allegro 设计流程学习记录
Cadence Allegro 设计流程学习记录前提摘要软件设计版本: 电路仿真软件:NI Multisim 14.0,TINA-TI. 原理图设计:Design Entry CIS 16.6. ...

Cadence 问题记录

文章目录

Cadence

2021 SAR ADC

Cadence 问题记录相关推荐

最新文章

热门文章