相关推荐

创新的 RXv3 核大幅提升了久经验证的瑞萨电子 RX CPU 核架构性能，实现了高达 5.8 Co...

发表于 2018-10-25 14:54

•

0次阅读

RXv3核实现了5.8 CoreMark/MHz，能够提供最高的嵌入式处理性能和功效。

发表于 2018-10-25 11:44

•

99次阅读

mkfs.ext4一般会把小分区的block size格式化为1024，大分区的block size...

发表于 2018-10-25 11:43

•

67次阅读

今年AMD在高端CPU上发力，年初的锐龙7、锐龙5已经给大家带来不小的惊喜，让原本无趣的高端CPU市...

发表于 2018-10-25 10:29

•

43次阅读

发表于 2018-10-25 10:25

•

17次阅读

2017年最后一份财报中，AMD CEO苏姿丰博士终于可以放心了，谈了多年的“AMD终将盈利”变成了...

发表于 2018-10-25 10:20

•

35次阅读

发表于 2018-10-25 09:19

•

9次阅读

发表于 2018-10-25 09:15

•

10次阅读

发表于 2018-10-25 09:06

•

9次阅读

近日，高通在香港举行的4G/5G 峰会上宣布推出骁龙675芯片，这款芯片的定位处于骁龙670和骁龙7...

发表于 2018-10-25 08:33

•

109次阅读

关于八位移位寄存器具有AND门控串行输入和异步清零(CLR)输入。 门控串行(A和B)输入允许完全控...

发表于 2018-10-24 17:04

•

20次阅读

发表于 2018-10-24 16:59

•

17次阅读

发表于 2018-10-24 16:12

•

190次阅读

STM32串口功能比较强大，但仅仅使用串口来说，是很简单的

发表于 2018-10-24 16:11

•

48次阅读

就在昨天AMD第二代线程撕裂者旗舰Threadripper 2990WX外观正式解禁，AMD官网也揭...

发表于 2018-10-24 14:41

•

273次阅读

发表于 2018-10-24 14:21

•

19次阅读

发表于 2018-10-24 11:17

•

23次阅读

发表于 2018-10-24 10:58

•

26次阅读

sn74hc14n是一个六反向施密特触发器，其具有延迟特性，反向特性，还具有整形等特点。这是一个具有...

发表于 2018-10-24 10:33

•

27次阅读

主板的生产厂家很多，但不管哪个厂家生产的牌子，其功能基本上是一样的，外形结构也大致相同。下面用图片来...

发表于 2018-10-23 17:28

•

284次阅读

STM32F103系列的单片机一共有11个定时器，其中：

2个高级定时器

4个普通定时器...

发表于 2018-10-23 15:54

•

45次阅读

今天我们看到高通公司发布了一个非常有趣的消息：新的Snapdragon 675芯片组是当前一代Sna...

发表于 2018-10-23 15:45

•

178次阅读

前段时间出现了很火的“8代酷睿屏蔽触点兼容100、200系列主板”的黑科技，随着Intel处理器的涨...

发表于 2018-10-23 15:08

•

207次阅读

万众期待的多核怪兽AMD Ryzen Threadripper 2990WX终于正式解禁了，在之前的...

发表于 2018-10-23 11:33

•

207次阅读

近段时间，Intel一方面要应对来自AMD日益严重的挑战威胁，另一方面则要面对大面积的缺货和涨价难题...

发表于 2018-10-23 11:30

•

82次阅读

只要有稍微关注一下DIY硬件的都知道“爱妻”说的是什么梗，“爱妻”即通i7，皆因谐音相近。“爱妻”这...

发表于 2018-10-23 11:25

•

114次阅读

AMD锐龙系列从Ryzen 7系列发布开始，就一直给我们相当多的惊喜，更多的核心、足够强的单核心性能...

发表于 2018-10-23 11:18

•

242次阅读

9代酷睿处理器已经发布了不少型号了，虽然Core i7-9700K加了2个核心但是却删了超线程。而最...

发表于 2018-10-23 11:09

•

84次阅读

作为一台主机中价格最低的必要部件：CPU散热器，承担着保护关键硬件CPU的任务。CPU散热器的价格和...

发表于 2018-10-23 10:24

•

165次阅读

Arm DesignStart使开发者得以不须承担评估的授权费用，就可透过此计划授权进行先期开发，甚...

发表于 2018-10-23 10:17

•

215次阅读

在此情况下，应采用如下图所示的多周期路径约束。其中的第2条约束是对hold的调整，却往往容易被遗漏。...

发表于 2018-10-23 10:10

•

300次阅读

就目前的技术指标而言，我们只能给出有限的猜测性结论。Altera公司很可能负责相关FPGA芯片的制造...

发表于 2018-10-23 10:01

•

255次阅读

描述：用ADC连续采集11路模拟信号，并由DMA传输到内存。ADC配置为扫描并且连续转换模式，ADC...

发表于 2018-10-22 15:28

•

75次阅读

单片机是一种控制芯片，一个微型的计算机，而加上晶振，存储器，地址锁存器，逻辑门，七段译码器(显示器)...

发表于 2018-10-22 15:23

•

89次阅读

固件函数库通过检查库函书的输入来实现运行时间错误侦测。通过使用宏assert_param来实现运行时...

发表于 2018-10-22 15:12

•

52次阅读

系统初始化的时候会打开总中断控制位(GIE)，打开某个中断控制位，如果是外围中断还要打开外围中断控制...

发表于 2018-10-22 15:04

•

63次阅读

2010年的第二代酷睿(Sandy Bridge)之后，高级钎焊散热终于在九代酷睿(Coffee L...

发表于 2018-10-22 11:16

•

236次阅读

2017年10月，八代酷睿正式发布，时隔一年，第九代酷睿甚至祭出了i9-9900K这样的大杀器，升级...

发表于 2018-10-22 11:11

•

339次阅读

MEMS微镜在DLP的应用是一个成功的例子。DLP显示的核心技术则是采用静电原理的MEMS微镜组成的...

发表于 2018-10-22 10:26

•

269次阅读

赛灵思总裁及首席执行官Victor Peng先生日前在北京举行的赛灵思开发者大会上发布打造灵活应变、...

发表于 2018-10-22 09:07

•

1144次阅读

英特尔的酷睿i9-9900K处理器昨天解禁了，性能测试大家也看到了，8核16线程以及5GHz频率的加...

发表于 2018-10-21 09:56

•

190次阅读

就在昨天，英特尔公司悄然发布了一项面向其芯片产品线的大规模升级方案：芯片巨头将在近期推出一款将CPU...

发表于 2018-10-19 16:39

•

229次阅读

研究过时钟来源，再来研究时钟的去向，MCU自身要能正常运作，即需要一个时钟，这个时钟既是系统时钟(S...

发表于 2018-10-19 15:55

•

132次阅读

工作异常现象：main函数中的系统运行指示灯不闪烁，但是初始化过程中点的一个灯是亮的！说明程序运行一...

发表于 2018-10-19 15:55

•

79次阅读

i9 9900K一出世就受到了广大游戏玩家的关注，因为其强大的性能表现领跑市场。i9 9900K使用...

发表于 2018-10-19 10:57

•

187次阅读

void FLASH_WriteByte(u32 addr ，u16 flashdata1)

...

发表于 2018-10-18 15:30

•

113次阅读

对于STM32系列的微处理器中，执行一条指令只需要几十ns，进行for循环时，要实现N毫秒延时，那么...

发表于 2018-10-18 15:12

•

77次阅读

我们假设平均每条消息有 10 个汉字，这大概相当于 30 byte，算上应用层会加上一定的控制字符，...

发表于 2018-10-18 14:22

•

634次阅读

经过14nm Zen锐龙一代、12nm Zen+锐龙二代的发展，AMD明年将会推出基于全新7nm工艺...

发表于 2018-10-18 11:06

•

1168次阅读

STM32是32位的单片机却只要八位单片机的价格，速度也是八位的好几倍。

更重要的是它作为ARM入...

发表于 2018-10-17 16:51

•

142次阅读

WinFuture透露，高通骁龙8180的CPU主频达到了史无前例的3.0GHz，并集成了图形处理单...

发表于 2018-10-17 11:34

•

391次阅读

在配置方面，根据工信部官方网站给出的数据，诺基亚X7采用了6.18英寸的FHD+屏幕，搭载八核处理器...

发表于 2018-10-17 10:58

•

537次阅读

Wyszolmirski表示：“在让软件按我们希望的方式运行时，出现了一些小问题，此外我们还必须考虑...

发表于 2018-10-17 09:27

•

2876次阅读

中央处理器CPU，包括运算器、控制器和寄存器组。是MCU内部的核心部件，由运算部件和控制部件两大部分...

发表于 2018-10-16 16:45

•

168次阅读

SNx4LV374A器件是八通道边沿触发D型触发器，设计用于2 V至5.5 VV CC 操作。 特性 2-V至5.5-VV CC 操作 最大t pd 9.5 ns，5 V 典型V OLP (输出接地反弹)＆lt; 0.8 V，V CC = 3.3 V， T A = 25°C 典型的V OHV (输出V OH 下冲)> V时 CC = 3.3 V，T A = 25°C 支持所有端口的混合模式电压操作 I off 支持部分断电模式操作 闩锁性能每JESD超过250 mA 17 ESD保护超过JESD 22 2000 -V人体模型(A114-A) 200-V机器型号(A115-A) 1000-V充电设备型号(C101) < /ul> 参数 与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) 3-State Output Rating Operating Temperature Range (C) Pin/Package   var link = "zh_CN_folder_p_quick_link_description_features...

发表于 2018-10-16 10:08

•

18次阅读

这个20位总线接口D型锁存器设计用于1.65 V至3.6 VV CC 操作。< /p> SN74ALVCH162841具有三态输出，专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现缓冲寄存器，单向总线驱动器和工作寄存器。 SN74ALVCH162841可用作两个10位锁存器或一个20位锁存器。 20个锁存器是透明的D型锁存器。该器件具有同相数据(D)输入，并在其输出端提供真实数据。锁存使能(1LE或2LE)输入为高电平时，相应的10位锁存器的Q输出跟随D输入。当LE变为低电平时，Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。 OE \不会影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。 输出设计为吸收高达12 mA的电流，包括等效的26- 电阻可减少过冲和下冲。 确保上电或上电时的高阻态向下，OE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路，用于将未使用或浮动的输入保持在有效的逻辑电平。 SN74ALVCH162841的工...

发表于 2018-10-16 10:08

•

19次阅读

树脂塞孔的工艺流程近年来在PCB产业里面的应用越来越广泛，尤其是在一些层数高，板子厚度较大的产品上面...

发表于 2018-10-14 10:30

•

406次阅读

我们在组装电脑时，CPU、主板和显卡往往是我们最关注的三个部件，这也被称为组装电脑的最重要的三个部件...

发表于 2018-10-14 09:12

•

165次阅读

在今年9月底的2018大陆国际信息通信展上，大陆IMT-2020(5G)推进组公布了我国5G技术试验...

发表于 2018-10-13 08:31

•

1354次阅读

'LVTH162373器件是16位透明D型锁存器，具有3态输出，设计用于低压(3.3V)VCC操作，但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

缓冲输出使能(OE < /span>)输入可用于将八个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线的能力。

OE不影响内部闩锁的操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

输出设计为源或吸收高达12 mA，包括等效的22- 用于减少过冲和下冲的串联电阻。

有源总线保持电路保持未使用或未驱动输入处于有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。

当VCC介于0和1.5 V之间时，器件处于高阻态上电或断电。但是，为了确保1.5 V以上的高阻态，OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

这些器件完全适用于使用Ioff和上电3的热插拔应用-州。 Ioff电路禁用输出，防止在断电时损坏通...

发表于 2018-10-12 16:27

•

0次阅读

STM8S的I2C模块不仅可以接收和发送数据，还可以在接收时将数据从串行转换成并行数据，在发送时将数...

发表于 2018-10-12 16:17

•

147次阅读

由于STM32的库默认是外部晶振8M的情况下实现的，所以配置串口波特率的时候也是按8M，包括主频。...

发表于 2018-10-12 16:11

•

135次阅读

通过在线调试的方式，可以看出1条C语句：GPIOA -> BSRR = 1<<3;//PA3输出高电...

发表于 2018-10-12 15:59

•

81次阅读

STM32定时器包含基本定时器、通用定时器和高级定时器，其中TIM6和TIM7是STM32当中的基本...

发表于 2018-10-12 15:54

•

122次阅读

Globalfoundries(以下简称格芯)公司宣布退出7nm及以下节点工艺投资已经有段时间了，几...

发表于 2018-10-12 15:49

•

346次阅读

这个20位总线接口触发器设计用于1.65 V至3.6 VVCC操作。

SN74ALVCH16821可用作两个10位触发器或一个20位触发器。 20个触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时，器件在Q输出端提供真实数据。

缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。

特性

德州仪器广播公司的成员？系列

数据输入端的总线保持消除了对外部上拉/下拉电阻的需求

每个JESD的闩锁性能超过250 mA 17

ESD保护超过JESD 22

...

发表于 2018-10-12 15:46

•

0次阅读

'ALVTH16373器件是16位透明D型锁存器，具有3态输出，设计用于2.5 V或3.3 VVCC < /sub>操作，但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时，Q输出跟随数据(D)输入。当LE变为低电平时，Q输出锁存在D输入端设置的电平。

缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。

OE \不会影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。

当VCC介于0和1.2 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保1.2 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

SN54ALVTH1637...

发表于 2018-10-12 15:44

•

0次阅读

'LVTH162374器件是16位边沿触发D型触发器，具有3态输出，专为低压(3.3V)设计VCC操作，但能够为5 V系统环境提供TTL接口。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)的正跳变时，触发器的Q输出采用在D输入端设置的逻辑电平。

缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE不影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

输出设计为源或吸收高达12 mA，包括等效的22- 用于减少过冲和下冲的串联电阻。

有源总线保持电路保持未使用或未驱动输入处于有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。

当VCC介于0和1.5 V之间时，器件处于高阻态上电或断电。但是，为了确保1.5 V以上的高阻态，OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸...

发表于 2018-10-12 15:41

•

0次阅读

前段时间出现了很火的“8代酷睿屏蔽触点兼容100、200系列主板”的黑科技，随着Intel处理器的涨...

发表于 2018-10-12 10:19

•

304次阅读

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。

特性

德州仪器宽带总线系列成员

工作电压范围为1.65 V至3.6 V

输入接受电压至5.5 V

最大tpd为4.5 ns，3.3 V

典型VOLP(输出接地反弹)

＆lt; 0.8 V，VCC= 3.3 V，TA= 25°C

典型VOHV(输出V < sub> OH Undershoot)

＆gt; 2 V在VCC= 3.3 V，TA= 25°C

Ioff支持实时插入，部分 - 电源关闭模式和后驱动保护

支持所有端口上的混合模式信号操作(5 V输入和输出电压

具有3.3 VVCC < /sub>)

数据输入上的总线保持消除了对外部上拉或下拉电阻的需求

闩锁性能超过250 mA

每JESD 17

< li> ESD保护超过JESD 22

2000-V人体模型(A114-A)

1000 V充电设备模型(C101)

参数 与其它产品相比 D 类触发器

...

发表于 2018-10-11 17:45

•

4次阅读

激光检测是一种不影响被测物体运动的非接触式测量，具有精度高、测量范围大、检测时间短的优势，同时具有很...

发表于 2018-10-11 17:14

•

324次阅读

这个20位触发器专为1.65 V至3.6 VVCC操作而设计。

SN74ALVCH16721的20个触发器是边沿触发的D型触发器，具有合格的时钟存储器。在时钟(CLK)输入的正跳变时，如果时钟使能(CLKEN)输入为低电平，器件在Q输出端提供真实数据。如果CLKEN \为高电平，则不存储数据。

缓冲输出使能(OE)\输入将20个输出置于正常逻辑状态(高或低)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。

提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。

< p> SN74ALVCH16721的工作温度范围为?? 40°C至85°C。

特性

Widebus，EPIC是德州仪器公司的商标。

德州仪器广播公司的成员？家庭

EPIC ?? (增强型高性能...

发表于 2018-10-11 17:10

•

0次阅读

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。

SN74ALVCH162374特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时，触发器的Q输出采用在数据(D)输入端设置的逻辑电平。

输出使能(OE)输入可用于将八个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

输出设计为吸收高达12 mA的电流，包括等效的26- 电阻可减少过冲和下冲。

确保上电或上电时的高阻态向下，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。

特性

德州仪器广播公司的成员？系列

数据输入端的总线保持...

发表于 2018-10-11 16:41

•

0次阅读

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 V CC 操作。

SN74ALVCH162260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。

三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \，OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。

可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B，LE2B，LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存状态，直到锁存使能输入返回高电平为止。

B输出，设计用于吸收高达12 mA的电流，包括等效的26- 电阻，以减少过冲和下冲。

确保上电或掉电期间的高阻态，OE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。

提供...

发表于 2018-10-11 16:38

•

0次阅读

这个20位总线接口D型锁存器设计用于1.65 V至3.6 VVCC操作。< /p>

SN74ALVCH16841具有三态输出，专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现缓冲寄存器，单向总线驱动器和工作寄存器。

SN74ALVCH16841可用作两个10位锁存器或一个20位锁存器。 20个锁存器是透明的D型锁存器。该器件具有同相数据(D)输入，并在其输出端提供真实数据。锁存使能(1LE或2LE)输入为高电平时，相应的10位锁存器的Q输出跟随D输入。当LE变为低电平时，Q输出锁存在D输入设置的电平。

缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。

OE \不会影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。

提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。

< p> SN74ALVCH16841的工作温...

发表于 2018-10-11 16:06

•

0次阅读

'LVTH16373器件是16位透明D型锁存器，具有3态输出，设计用于低压(3.3V)VCC操作，但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时，Q输出跟随数据(D)输入。当LE变为低电平时，Q输出锁存在D输入设置的电平。

缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。

OE不影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。

当VCC介于0和1.5 V之间时，器件处于高阻态上电或断电。但是，为了确保1.5 V以上的高阻态，OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

这些器件完全...

发表于 2018-10-11 15:53

•

2次阅读

这个18位总线接口触发器设计用于1.65 V至3.6 VVCC操作。

SN74ALVCH16823具有三态输出，专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现更宽的缓冲寄存器，I /O端口，带奇偶校验的双向总线驱动器和工作寄存器。

SN74ALVCH16823可用作两个9位触发器或一个18-位触发器。当时钟使能(CLKEN)输入为低电平时，D型触发器在时钟的低到高转换时输入数据。将CLKEN置为高电平会禁用时钟缓冲区，从而锁存输出。将清除(> CLR)输入设为低电平会使Q输出变为低电平而与时钟无关。

缓冲输出使能(< span style =“text-decoration：overline”> OE )输入可用于将九个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

输出使能(OE)输入不影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

为确保上电或断电期间的高阻态，OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定...

发表于 2018-10-11 15:12

•

2次阅读

'ABT16373A是16位透明D型锁存器，具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时，Q输出跟随数据(D)输入。当LE变为低电平时，Q输出锁存在D输入端设置的电平。

缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE \不会影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。

...

发表于 2018-10-11 15:07

•

0次阅读

这个10位触发器设计用于1.65 V至3.6 VVCC操作。

< p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时，器件在Q输出端提供真实数据。

缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE \输入不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。

提供有源总线保持电路，用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。

特性

德州仪器广播公司的成员？系列

数据输入端的总线保持消除了对外部上拉/下拉电阻的需求

每个JESD的闩锁性能超过250 mA 17

ESD保护超过JESD 22

2000-V人体模型(...

发表于 2018-10-11 14:49

•

2次阅读

'ABT16374A是16位边沿触发D型触发器，具有3态输出，专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时，触发器的Q输出采用在数据(D)输入处设置的逻辑电平。

缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。

特性

...

发表于 2018-10-11 11:46

•

0次阅读

'AHCT16374器件是16位边沿触发D型触发器，具有3态输出，专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时，触发器的Q输出取数据(D)输入的逻辑电平。

缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

为了确保上电或断电期间的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。

特性

德州仪器WidebusTM家庭成员

EPICTM(...

发表于 2018-10-11 11:32

•

2次阅读

CY74FCT16374T和CY74FCT162374T是16位D型寄存器，设计用作高速，低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入，这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。

使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。

CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。

CY74FCT162374T具有24 mA平衡输出驱动器，输出端带有限流电阻。这减少了对外部终端电阻的需求，并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。

特性

Ioff支持部分省电模式操作

边沿速率控制电路用于显着改善的噪声特性

典型的输出偏斜< 250 ps

ESD＆gt; 2000V

TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装

工业温度范围-40°C至+ 85°C

VCC= 5V±10％

CY74FCT16374T特点：...

发表于 2018-10-11 11:28

•

0次阅读

最近看到朋友圈晒各种小主机多少有点心动，特别是INTEL推出的骷髅峡谷迷你PC真是让人欲罢不能。回想...

发表于 2018-10-11 11:19

•

523次阅读

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。

SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。

三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \，OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。

可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B，LE2B，LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存，直到锁存使能输入返回高电平为止。

确保上电或断电期间的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。

< p> SN74ALVCH16260的工...

发表于 2018-10-11 11:08

•

4次阅读

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。

SN74ALVCH16374特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时，触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。

特性

德州仪器广播公司的成员？系列

工作电压范围为1.65至3.6 V

最大tpd为4.2 ns，3.3 V

±24-mA输出驱动在3.3 V

数据输入...

发表于 2018-10-11 11:06

•

2次阅读

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。

SN74ALVCH16373特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时，Q输出跟随数据(D)输入。当LE变为低电平时，Q输出锁存在D输入设置的电平。

缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

为确保上电或断电期间的高阻态，OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。

特性

德州仪器广播公司的成员？系列

工作电压范围为1.65 V至3.6 V

最大tpd3.6 ns，3.3 V

...

发表于 2018-10-11 11:02

•

2次阅读

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。

特性

德州仪器宽带总线系列成员

典型VOLP(输出接地反弹)

＆lt; 0.8 V，VCC= 3.3 V，TA= 25°C

典型VOHV(输出V < sub> OH Undershoot)

＆gt; 2 V在VCC= 3.3 V，TA= 25°C

Ioff支持实时插入，部分 - 电源关闭模式和后驱动保护

支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压)

< li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求

每个JESD的闩锁性能超过250 mA 17

ESD保护超过JESD 22 < ul>

2000-V人体模型(A114-A)

200-V机型(A115-A)

参数 与其它产品相比 D 类锁存器

Technology Family

VCC (Min) (V)

VCC (Max) (V)

Bits (#)

...

发表于 2018-10-11 11:00

•

0次阅读

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器，用于必须复用两条独立数据路径的应用中，或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。

三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \，OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。

可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B，LE2B，LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存状态，直到锁存使能输入返回高电平为止。

当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。

...

发表于 2018-10-11 10:51

•

0次阅读

这些18位总线接口触发器具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器，I /O端口，带奇偶校验的双向总线驱动器和工作寄存器。

?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时，D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器，从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。

缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力，无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

输出设计为源电流或吸收电流高达12 mA，包括等效的25- 串联电阻，用于减少过冲和下冲。

这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置...

发表于 2018-10-11 10:48

•

3次阅读

'ABTH162260是12位至24位多路复用D型锁存器，用于两个独立数据路径必须复用或复用的应用中。 ，单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。

三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \，OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。

可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B，LE2B，LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时，锁存器是透明的。当锁存使能输入变为低电平时，输入端的数据被锁存并保持锁存状态，直到锁存使能输入返回高电平为止。

B端口输出设计为吸收高达12 mA的电流，包括等效的25系列电阻，以减少过冲和下冲。

提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。

当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过...

发表于 2018-10-11 10:45

•

0次阅读

这些20位透明D型锁存器具有同相三态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时，相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时，Q输出锁存在D输入设置的电平。

缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。

输出设计为吸收高达12 mA的电流，包括等效的25- 用于减少过冲和下冲的串联电阻。

这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置于高阻态，从而防止驱动器冲突。

为确保上电或断电期间的高阻态， OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

OE \不影响锁存器的内部操作。当输出处于高阻态时，可以保留旧数据...

发表于 2018-10-11 10:43

•

2次阅读

'ALVTH16821器件是20位总线接口触发器，具有3态输出，设计用于2.5 V或3.3 VVCC操作，但能够为5 V系统环境提供TTL接口。

这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时，触发器存储在D输入端设置的逻辑电平。

缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

当VCC介于0和1.2 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保1.2 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。

SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...

发表于 2018-10-11 10:35

•

0次阅读

贸泽电子 (Mouser Electronics) 即日起开始分销Microchip Technol...

发表于 2018-10-11 10:32

•

99次阅读

'ALVTH16374器件是16位边沿触发D型触发器，具有3态输出，设计用于2.5V或3.3VV < sub> CC 操作，但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时，触发器存储在数据(D)输入处设置的逻辑电平。

缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE不影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。 /p>

当VCC介于0和1.2 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保1.2 V以上的高阻态，OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...

发表于 2018-10-11 10:31

•

0次阅读

选中“块”(Blocks) 下的“复位为出厂默认设置”(Reset to factory defau...

发表于 2018-10-10 17:54

•

412次阅读

这些18位触发器具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器，I /O端口，带奇偶校验的双向总线驱动器和工作寄存器。

'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时，D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器，锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平，与时钟无关。

缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。

OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。

当VCC介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。

提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。

...

发表于 2018-10-10 17:15

•

2次阅读

当时给出的算力参数为5G，10G，50G和1500G，预计2013年3月发货，且性价比非常高，5G售...

发表于 2018-10-10 17:15

•

1449次阅读

SNxAHCT16373器件是16位透明D型锁存器，具有3态输出，专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。

特性

德州仪器Widebus™系列的成员

EPIC™(增强型高性能注入CMOS)工艺

输入兼容TTL电压

分布式VCC和GND引脚最大限度地提高高速

开关噪声

流通式架构优化PCB布局

每个JESD的闩锁性能超过250 mA 17

ESD保护每个MIL-STD超过2000 V- 883，

方法3015;使用机器型号超过200 V(C = 200 pF，R = 0)

封装选项包括：

塑料收缩小外形(DL)封装

< li>薄收缩小外形(DGG)封装

薄超小外形(DGV)封装

80-mil精细间距陶瓷扁平(WD)封装

25密耳的中心间距

参数 与其它产品相比 D 类锁存器

...

发表于 2018-10-10 16:23

•

6次阅读

由于芯片与散热器的接触面无法做到物理上完全光滑平整，所以当散热器与芯片直接接触时就会存在空气，因此芯...

发表于 2018-10-09 16:56

•

194次阅读