C6678 SRIO

Rapid IO

结构
Peripheral data flow：Without interrupt to the CPU
Communicatiion Model: Direct I/O operaton / Message passing

结构

logical layer：protocols，packet formats，header，payload
transport layer：route packet
physical layer（built-in PLL clock-recovery）：interface information 1X/4X

Peripheral data flow：Without interrupt to the CPU

Clock：Rx clock match Tx clock

SRIO transactions: request and response packet(packet match)

SRIO packet types: decided by FType and TType;max payload(256 B)

Communicatiion Model: Direct I/O operaton / Message passing

Direct I/O operation： a local table of addresses for dest device (insert in packet header, dest peripheral extract) 需要知道目的设备的地址，LSU配合MAU, 8 LSU，每个LSU包含7个Regs

Message passing：不需要知道目的设备的内存映射，有序，TXU 配合 RXU 加doorbell，通过mail信息：mailbox identifier >> dst memory。 Response 有着最高系统优先级。

data is transfered from the shadow registers to the actual LSU registers.

shadow register: copy of LSU_Reg0-5, LSU_Reg 6 is shared.

packet head information descriptors: point to data buffer in memory.

FlowId: identify buffer and descriptor queue; be used for storing the payload

Message: TX: Type 11/ Type 9

Type11: gets a response packet with outgoing message segment/release the descriptor
Type 9: no response

in order delivery: use the same mailbox and letter combination between two endpoints using the same device IDs.

Peripheral ID Resgister(PID): constant、ID、ID-Version、read-only

maintenance：type 8 packets(no address, write req, read response) >> capability(CARS), command and status(CSRs)

Direct I/O(Doorbell) serving interrupt: generated from any 1X port to any of the internal cores.
transfer information descriptor(TID) >> Block(A,B,C,D…) // circular buffer approach
message passing servicing interrupt: CPPI DMA >> transfer data to destination
CPPI queue: store packets // linklist approach.

C6678 SRIO相关推荐

C6678 srio和edma同时访问ddr冲突问题解决思路
在C6678中,各部件访问ddr都是通过同一个emif64总线,多部件同时访问呢时会有冲突的发生,最典型的一个情况是:DSP收来自其他设备srio发来的数据,同时使用edma读写本地ddr,此时会导致 ...
FPGA和DSP间基于SRIO的高速通信系统设计
摘要: 现代信号处理系统通常需要在不同处理器之间实现高速数据通信,SRIO协议由于高效率.低延时的特性被广泛使用.本文研究了在FPGA和DSP两种处理器之间实现SRIO协议的方法,并通过电路设计和利用 ...
C6678信号处理板学习资料：基于6U VPX TMS320C6678+XC7K325T 的信号处理板
基于6U VPX TMS320C6678+XC7K325T 的信号处理板一.板卡概述本板卡基于6U VPX结构设计无线电信号处理平台.板卡包含1片C6678芯片,1片 FPGA XC7K325T- ...
初见TIC66XX系列DSP——C6678
首先C6678是一个多核处理器(8个C66XX核),每个核都有自己独立32KB的LIP.32KB的L1D以及512KB的L2,此外8个核还有4M的共享的MSM,接口资源包括,SRIO,PCIe,Hyp ...
TMS320C6678开发笔记---SRIO 启动
15.11节 zynq ps端控制srio ip核与6678通讯 zynq端使用xilinx官网提供的历程xsrio_dma_lookback_example.c,(C:\Xilinx\SDK\20 ...
基于VU9P+C6678 的 4 路 FMC 接口基带信号处理板（支持 8 路 1G 瞬时带宽 AD+DA）
TES642 是一款基于 Virtex UltraScale+系列 FPGA+C6678 DSP 的基带信号处理平台,该平台采用 1 片 TI 的 KeyStone 系列多核DSP TMS320C66 ...
C6678学习-IPC
文章目录 1.简介 2.模块 MultiProc 静态设置(cfg设置) 动态设置 IPC Notify MessageQ ShareRegion 1.简介 IPC: Inter-Processor ...
TMS320C6678开发笔记---SRIO例程2
15.5节创龙例程tl-srio-test分析 15.5.1 工程分析工程介绍 tl-srio-test与tl-srio-target配合使用完成SRIO数据传输.创龙第二版6678资料包提供的 ...
TMS320C6678开发笔记---SRIO例程3
15.7节 SRIO Direct I/O 写在前面的话: 在整理这部分内容之前,我已经调试完成了在两片6678 上通过NWRITE.NREAD.DOORBELL通讯.SRIO学习调试可以说是从之前 ...

C6678 SRIO

Rapid IO

结构

Peripheral data flow：Without interrupt to the CPU

Communicatiion Model: Direct I/O operaton / Message passing

C6678 SRIO相关推荐

最新文章

热门文章