DDR存储颗粒度大小
总结：DDR存储结构，从大到小排列依次是：channel/DIMM/rank/chip/bank/row-col/cell
=========================================================================
DDR存储芯片内部结构
一个最小存储单位为：Cell（细胞）。
一整行Cell构成了：Row（行），
一整列Cell构成了：Column（列）
Row*Column形成一个：Bank（块）
多个Bank构成一个：Chip（片）
注： 以上5个概念词，可以按照立方体的“长 - 宽 - 高”，来理解。
行（Row）：长
列（Column）：宽
长与宽组成一个平面（Bank）
多个面一层一层叠加就构成了一个立体的芯片（chip）
=========================================================================
DDR存储芯片外部结构
从DDR内存条的外观可以看到，多块Chip（芯片）排列在一个DDR内存条的一面。
再加上一个片选信号就构成一个内存条的一个面，即：Rank。
一个DDR内存条一般有两个面，多个（一般指2个）Rank就构成了一根内存条。
一个内存条配备一个插槽，即：DIMM（双列直插）。
多个DIMM就构成一个通道，即Channel。
一般一个Channel对应于CPU的一个内存控制器。
一个CPU有几个内存控制器，就可以做几个（一般是2个）Channel。
=========================================================================
DDR/GDDR/HBM
DDR/GDDR/HBM请参考文献
1.ddr的层级结构
一个soc或者PC上的ddr都是有很多颗ddr single chip组成的。这么多颗ddr又组成了不同的层级。这些层级从大到小分为：
channel->rank->chip->bank->row->col->cell
其中channel->rank->chip是ddr颗粒(就是单颗ddr，对应上图中黑色方块)之外的层级，bank->row->col->cell是ddr颗粒内部的层级。
1.1ddr颗粒之外的层级
一个现实的例子是：(该实例摘自原文链接：https://blog.csdn.net/u012489236/article/details/107730731)
在这个例子中，一个i7 CPU支持两个Channel（双通道），每个Channel上可以插俩个DIMM,而每个DIMM由两个rank构成，8个chip组成一个rank。由于现在多数内存颗粒的位宽是8bit,而CPU带宽是64bit，所以经常是8个颗粒可以组成一个rank。所以内存条2R X 8的意思是由2个rank组成，每个rank八个内存颗粒。由于整个内存是4GB，我们可以算出单个内存颗粒是256MB。
以 hmt351s6bfr8c-h9内存条为例 一个i7的cpu支持两个通道 每个通道上插两个DIMM就可以一共插4个hmt351s6bfr8c-h9内存条。共16G。
一个hmt351s6bfr8c-h9内存条就是一块DIMM(Dual Inline Memory Module，双列直插内存模块, 或者有的叫做内存模组)。
1.2 DDR颗粒内部的层级
这次我们来看看rank和Chip里面有什么，如下图：
这是个DDR3一个Rank的示意图。我们把左边128MB Chip拆开来看，它是由8个Bank组成，每个Bank核心是一个存储矩阵，就像一个大方格子阵。这个格子(cell)阵有很多列（Column）和很多行（Row），这样我们想存取某个格子(cell)，只需要告知是哪一行哪一列就行了，这也是为什么内存可以随机存取而硬盘等则是按块存取的原因。
实际上每个格子的存储宽度是内存颗粒（Chip）的位宽，在这里由8个Chip组成一个Rank，而CPU寻址宽度是64bit,所以64/8=8bit，即每个格子是1个字节。
2.ddr地址的时分复用
DDR4芯片有20根地址线（17根Address、2根BA、1根BG），16根数据线。在搞清楚这些信号线的作用以及地址信号为何还有复用功能之前，我们先抛出1个问题。假如我们用20根地址线，16根数据线，设计一款DDR，我们能设计出的DDR寻址容量有多大？
Size（max）=(2^20) * 16=1048576 * 16=16777216bit=2097152B=2048KB=2MB。
但是事实上，该DDR最大容量可以做到1GB，比传统的单线编码寻址容量大了整整512倍，它是如何做到的呢？答案很简单，分时复用。我们把DDR存储空间可以设计成如下样式：
首先将存储空间分成两个大块，分别为BANK GROUP0和BANK GROUP1，再用1根地址线（还剩19根），命名为BG，进行编码。若BG拉高选择BANK GROUP0，拉低选择BANK GROUP1。（当然你也可以划分成4个大块，用2根线进行编码）
再将1个BANK GROUP区域分成4个BANK小区域，分别命名为BANK0、BANK1、BANK2、BANK3。然后我们挑出2根地址线（还剩余17根）命名为BA0和BA1，为4个小BANK进行地址编码。
此时，我们将DDR内存颗粒划分成了2个BANK GROUP，每个BANK GROUP又分成了4个BANK，共8个BANK区域，分配了3根地址线，分别命名为BG0，BA0，BA1。然后我们还剩余17根信号线，每个BANK又该怎么设计呢？这时候，就要用到分时复用的设计理念了。
剩下的17根线，第一次用来表示行地址，第二次用来表示列地址。现在修改为传输2次地址，在传输1次数据，寻址范围最多被扩展为2GB。虽然数据传输速度降低了一半，但是存储空间被扩展了很多倍。这就是改善空间。
所以，剩下的17根地址线，留1根用来表示传输地址是否为行地址。
在第1次传输时，行地址选择使能，剩下16根地址线，可以表示行地址范围，可以轻松算出行地址范围为2^16=65536个=64K个。
在第2次传输时，行地址选择禁用，剩下16根地址线，留10根列地址线表示列地址范围，可以轻松表示的列地址范围为2^10=1024个=1K个，剩下6根用来表示读写状态/刷新状态/行使能、等等复用功能。
这样，我们可以把1个BANK划分成67108864个=64M个地址编号。如下所示
所以1个BANK可以分成65536行，每行1024列，每个存储单元16bit。
所以1个BANK可以分成65536行，每行1024列，每个存储单元16bit。
每行可以存储1024*16bit=2048bit=2KB。每行的存储的容量，称为Page Size。
单个BANK共65536行，所以每个BANK存储容量为65536*2KB=128MB。
单个BANK GROUP共4个BANK，每个BANK GROUP存储容量为512MB。
单个DDR4芯片有2个BANK GROUP，故单个DDR4芯片的存储容量为1024MB=1GB。
至此，20根地址线和16根数据线全部分配完成，我们用正向设计的思维方式，为大家讲解了DDR4的存储原理以及接口定义和寻址方式。
3. 总结
本章主要是针对DDR的发展和原理进行了学习，主要集中在硬件的组成原理，其中涉及到Channel > DIMM > Rank > Chip > Bank > Row/Column，其组成如下图所示
- Channel：一个主板上可能有多个插槽，用来插多根内存。这些槽位分成两组或多组，组内共享物理信号线。这样的一组数据信号线、对应几个槽位（内存条）称为一个channel（通道）。简单理解就是DDRC(DDR控制器)，一个通道对应一个DDRC。CPU外核或北桥有两个内存控制器，每个控制器控制一个内存通道。内存带宽增加一倍。（理论上）
- DIMM(dual inline memory module)是主板上的一个内存插槽。一个Channel可以包括多个DIMM。
- Rank是一组内存芯片的集合，当芯片位宽x芯片数=64bits（内存总位宽）时，这些芯片就组成一个Rank。一般是一个芯片位宽8bit，然后内存每面8个芯片，那么这一面就构成一个Rank（为了提高容量，有些双面内存条就有两个rank。在DDR总线上可以用一根地址线来区分当前要访问的是哪一组）。同一个Rank中的所有芯片协作来共同读取同一个Address（一个Rank8个芯片 * 8bit = 64bit），这个Address的数据分散在这个Rank的不同芯片上。设计Rank的原因是这样可以使每个芯片的位宽小一些，降低复杂度。
- Chip是内存条上的一个芯片。由图中是由8个bank组成了一个memory device。
- Bank：Bank是一个逻辑上的概念。一个Bank可以分散到多个Chip上，一个Chip也可以包含多个Bank。Bank和Chip的关系可以参考下面的图，每次读数据时，选定一个Rank，然后同时读取每个chip上的同一bank。
- Row/Column组成的Memeory Array：Bank可以理解为一个二维数组bool Array[Row][Column]。而Row/Column就是指示这个二维数组内的坐标。注意读取时每个Bank都读取相同的坐标
更多内容可以参考深入浅出DDR系列(一)--DDR原理篇
4.参考文献
内存系列一：快速读懂内存条标签
内存系列二：深入理解硬件原理
内存系列三：内存初始化浅析
DDR3 vs DDR4? 为什么说内存是个很傻的设备？DDR5在哪里？
DDR5有什么新特性？是不是该等它再升级电脑呢？
GDDR6 vs DDR4 vs HBM2?为什么CPU还不用GDDR？异构内存的未来在哪里？ 老狼
DDR存储颗粒度大小相关推荐
- 乐观锁的颗粒度_MySql数据库锁机制详解
概述 数据库锁定机制简单的来说,就是数据库为了保证数据的一致性与完整性,而使各种共享资源在被并发访问时变得有序所设计的一种规则.对于任何一种数据库来说都需要有相应的锁机制,所以MySQL也不能例外.M ...
- 细颗粒度Singleton模式实现
作为一个很典型的设计模式,Singleton模式常常被用来展示设计模式的技巧,并且随着技术的演进,.NET语言和Java都已经把经典<Design Patterns : Elements of ...
- 需求用例分析之八：用例颗粒度
作者:张克强 作者微博:张克强-敏捷307 RUP系的考虑 在RUP中,没有对用例的颗粒度给出清晰的指导.2004年Rational 中国区技术销售经理 傅纯一发表一文<用例建模指南> ...
- 乐观锁的颗粒度_mysql「锁」
表锁:表级别的锁定是mysql各存储引擎中最大粒度的锁定机制,该锁定机制最大的特点是实现逻辑非常简单,带来的系统负面影响最小,所以获取锁释放锁的速度很快,由于表级锁一次会将整个表锁定,所以可以很好的避 ...
- 敏捷开发中史诗故事与用户故事的颗粒度
作者:陈勇 出处:blog.csdn.net/cheny_com 用户故事的颗粒度一直是一个谈论已久的话题,但参加了很多研讨会,搜索了很多网络资源后发现一直没有定论,只好在这里原创一下. 前言:为何需 ...
- 玩转木浪云数据管理免费版使用篇之内容搜索与颗粒度恢复
通过木浪云数据管理平台备份后的虚拟机可以任意搜索任意一个时间点的内容,并根据需要进行快速的颗粒度恢复或提取.接下来就告诉大家如何进行操作. 进入虚拟化保护页面,找到我们需要进行操作的一个虚拟机,直接点 ...
- 软件测试之测试用例颗粒度问题
下面给大家讲解一下测试用例颗粒度的知识: 颗粒度与测试的关系 如果把测试用例设计得很细,照顾到每一个数据输入.每一个条件.每一个环境.每一个路径,那么测试用例的数量将是巨大的,虽然风险很小很小,但是测 ...
- SOA服务颗粒度（粗粒度、细粒度）与解耦
本文为CSDN博主「yaoyuan23」的原创文章,原文链接:https://blog.csdn.net/yaoyuan23/article/details/84389412 选择SOA就意味着将业务 ...
- .pgr照片文件解析，C++与Java存储数据差别大小端模式
一..pgr是什么? .pgr文件是二进制的图像文件,可以用普通的文本文件打开,或者查看十六进制的文本信息: 读取需要了解~~~非常重要 !!! 基本数据类型的大小端存储模式 表头Header 详细信 ...
最新文章
- 那些复杂的技术设计的开始离我们并不遥远
- 使用BCH提供的Cryptonize创建自己的加密代币
- Linux 之三 静态库及动态库的编写和使用
- error：cannot load driver JL2CM3.dll
- 【TensorFlow】：解决TensorFlow的ImportError: DLL load failed: 动态链接库(DLL)初始化例程失败...
- c mysql安装教程,Mysql安装教程_完成版（吐血式安装）
- centos7解决火狐浏览器fash安装问题
- mysql运维技巧_mysql初级运维使用技巧
- 简单的HTML5灰度图查看器 simple PACS DICOM HTML5 viewer
- 埃氏筛法求质数（例如：200以内的质数）
- left join, right join , inner join, join, union的意义
- ZigBee（CC2530）（03）数据手册分享（英文+中文）
- 论文《Efficient Large-Scale Stereo Matching》学习
- Android - Enable fullscreen mode
- Python 文件路径
- Opengl中：屏幕坐标到世界坐标（GLFW实现）
- 15W无线充电芯片介绍
- SAS初学者笔记---003---利用数据步读取数据--逻辑库
- word文档添加批注
- 电子科技大学和东北大学计算机专业哪个好,2016东北大学VS电子科技大学 谁执牛耳？...