测试代码

module top(input rst_n,input clk,output reg rst_rep1,output reg rst_rep2
);always @(posedge clk)beginrst_rep1 <= rst_n;rst_rep2 <= rst_n;endendmodule

这里的rst_rep1和rst_rep2就是等效寄存器的输出。

以下几个原理图不带IBUF和OBUF，是因为是综合设置中将综合选项中More Options设置为-mode out_of_context了，见下图：

不勾选keep_equivalent_registers时

执行综合后，打开Schematic，如下图：

当不勾选keep_equivalent_registers时，意味着不保留等效寄存器，意味着等效寄存器会合并，合并意味着减少触发器FF的使用。

为便于理解，可以和勾选keep_equivalent_registers时的Schematic做对比。

勾选keep_equivalent_registers时

执行综合后，打开Schematic，如下图：

上图中rst_rep1_reg和rst_rep2_reg即是等效寄存器，因为它们共用了输入时钟端口clk和输入复位端口rst_n。

当勾选keep_equivalent_registers时，意味着保留等效寄存器，意味着不会对等效寄存器进行优化，等效寄存器的好处在于可以有效的降低扇出，坏处是增加了触发器FF的使用数量。既然等效寄存器有好有坏，直接勾选或者不勾选keep_equivalent_registers都太简单粗暴了，一个好的处理方式是：

默认不勾选keep_equivalent_registers，并且使用keep或者DONT_TOUCH来保留等效寄存器，确保不被优化。

和KEEP不同，DONT_TOUCH可以保证 Vivado在任何阶段都不会对设定对象进行优化。

KEEP测试代码

module top(rst_n,clk,rst_rep1,rst_rep2
);input rst_n;input clk;(* keep = "TRUE" *) output reg rst_rep1;(* keep = "TRUE" *) output reg rst_rep2;always @(posedge clk)beginrst_rep1 <= rst_n;rst_rep2 <= rst_n;endendmodule

综合后的原理图如下，可以看出等效寄存器被keep保留了。

DONT_TOUCH测试代码

module top(rst_n,clk,rst_rep1,rst_rep2
);input rst_n;input clk;(* DONT_TOUCH = "TRUE" *) output reg rst_rep1;(* DONT_TOUCH = "TRUE" *) output reg rst_rep2;always @(posedge clk)beginrst_rep1 <= rst_n;rst_rep2 <= rst_n;endendmodule

综合后的原理图如下，可以看出don't touch等效寄存器生效了。

Vivado综合设置之-keep_equivalent_registers相关推荐

Vivado综合设置之-gated_clock_conversion
本文验证-gated_clock_conversion设置为on或off时,给Schematic带来的差异. -gated_clock_conversion设置为on时,用于移除门控时钟,门控时钟是由 ...
【vivado学习六】 Vivado综合
世界上一成不变的东西,只有"任何事物都是在不断变化的"这条真理. -- 斯里兰卡 [vivado学习六] Vivado综合在 Flow Navigator 中点击设置, 然后选择 ...
Vivado 综合约束实用命令（更新中……）
引言本文记录一些用于 Vivado 综合约束的实用命令,欢迎补充~ 本文会适当结合一些特定设计进行解释,并结合相关工程进行具体的综合实现分析,不只是理论知识还有实际操作. 演示使用的Vivado 版 ...
【蜂鸟E203的FPGA验证】Chap.8 Vivado综合与性能分析-Vivado性能分析
[蜂鸟E203的FPGA验证]Chap.8 Vivado综合与性能分析-Vivado性能分析综合后资源利用率分析 2. 综合后功耗与功耗优化 3. 综合后布局布线实现 4. 综合后静态时序分析前言 ...
关于vivado综合出现“cannot open include file”
使用vivado综合工具在'synthesis'阶段出现"cannot open include file" 可以使用2种方式来解决 1.不要将 include.v 文件添加到项目 ...
vivado 综合报错 “ incorrect freePtr. Call out of sequence? “
vivado 综合报错 " incorrect freePtr. Call out of sequence? " 很多FPGA的初学者或者第一次使用Viado作为开发工具的同学经常 ...
xml控制html样式,XML与CSS综合设置实例
XML与CSS综合设置实例 HTTP代码如下: @charset "utf-8"; @charset "utf-8"; bookname{ display:bl ...
（80）Vivado综合约束方法
(80)Vivado综合约束方法 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado综合约束方法 5)技术交流 6)参考资料 2 时序约束引言 1)什么是静态 ...
css设置背景颜色/背景图像/背景图像平铺/背景图像位置/背景图像固定显示/综合设置元素背景的方法（学习笔记）
一.设置背景颜色在CSS当中,网页元素的背景颜色使用background-color属性来设置,和文本颜色的用法类似. 用法 <style>h2{color:red;backround- ...

Vivado综合设置之-keep_equivalent_registers