数字IC设计verilog编写——6脉冲同步器
数字IC设计verilog编写——6脉冲同步器
- 脉冲同步器
首先在源时钟域进行信号翻转,在跨时钟域到des_clk,并进行边沿检测,即为dec_clk时钟域的脉冲,实现脉冲同步;
脉冲同步器的使用中,快时钟的有效信号需要是单脉冲信号,并且两个有效信号的时间间隔需要大于等于两个同步器的时钟周期,否则,无法恢复出有效信号。
在实际的电路设计中,异步电路的设计在实际应用中的重要意义不言而喻。由于信号在不同时钟域之间传输,容易发生亚稳态的问题导致,不同时钟域之间得到的信号不同。
处理亚稳态常用打两拍的处理方法。
多时钟域的处理方法很多,最有效的方法异步fifo,异步fifo适合处理不同时钟域之间传输的数据组,但有时不同时钟域之间仅仅传递脉冲,异步fifo就显的有点大材小用的,因此单信号的跨时钟域处理通常有:
- 两级寄存器串联。
- 脉冲同步器。
- 结绳法。
- 采用握手。
脉冲同步器一般用在快时钟域信号进入慢时钟域的电路设计中
- RTL 代码
`timescale 1ns / 1psmodule pluse_sync(input src_clk,input src_rst_n,input s_pluse,input des_clk,input des_rst_n,output des_pluse
);reg src_pluse;always @ (posedge src_clk or negedge src_rst_n)if(!src_rst_n)src_pluse <= 1'b0;else if(s_pluse)src_pluse <= ~src_pluse;reg d_reg1,d_reg2;always @ (posedge des_clk or negedge des_rst_n)if(!des_rst_n){d_reg1,d_reg2} <= 2'b00;else{d_reg1,d_reg2} <= {src_pluse,d_reg1};assign des_pluse = (d_reg1 != d_reg2) ? 1'b1:1'b0;endmodule
数字IC设计verilog编写——6脉冲同步器相关推荐
- 数字IC设计verilog编写——4流水线握手协议
1 流水线与握手协议 流水线在电路设计过程中,是必不可少的一种实现方式,其可以提高电路的性能,当我们需要设计高速电路的时候,就需要用到流水线: 流水线的设计,就是指对延时较大的组合逻辑插入寄存器,把较 ...
- 数字IC设计流程(全),芯片设计流程,集成电路设计流程
一 数字IC设计流程 前端: 1.规格制定 甲方提要求,确定芯片的功能,性能等方面. 2.架构设计 架构工程师制定方案,设计架构,划分模块功能,定义接口时序. 3.RTL编码 数字IC设计工程师编写R ...
- verilog hdl数字集成电路设计原理与应用_数字IC设计经典书籍推荐
数字IC设计流程很复杂,从前端到后端,也有很多职位.在这里整理了个数字IC各个环节的经典必读书籍.市面上的书籍种类纷繁复杂,这里每种只推荐两本左右,如果需要,建议知识类的书籍还是购买正版,尊重作者,也 ...
- 数字IC设计 FPGA——再谈加法器设计(使用Verilog 原语 进行四位加法器设计)
数字IC设计 FPGA--再谈加法器设计(使用Verilog 原语 进行四位加法器设计) 前面介绍了关于xilinx FPGA CLB的基本原理和结构,以及如何使用原语进行设计(在一般的设计中使用不到 ...
- 数字IC设计工程师笔试面试经典100题
1:什么是同步逻辑和异步逻辑? 同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系.同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来 ...
- 数字IC设计前端必读书籍
数字IC设计前端推荐书籍 本文将从简单到复杂的顺序依次列出数字IC设计需要阅读的书籍. 1.数字电路基础 数字IC设计最基础的书籍了,相关书籍比较多,可以随意挑选:主要是为了弄清楚与或门电路,触发器. ...
- 数字IC设计工程师笔试面试经典100题-有答案
转自知乎答主ictown_数字IC设计工程师笔试面试经典100题-有答案-陈恩 1:什么是同步逻辑和异步逻辑?(汉王) 同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系. 同 ...
- 【综合】数字IC设计需要考虑的时序参数;Race Hazard;同步系统时序要求;建立时间、保持时间;偏斜;抖动;毛刺、竞争冒险;亚稳态
[综合]数字IC设计需要考虑的时序参数:Race Hazard:同步系统时序要求:建立时间.保持时间:偏斜:抖动:毛刺.竞争冒险:亚稳态 数字设计时需要考虑的时序参数 传播延迟 propagation ...
- 系统业务逻辑书籍_数字IC设计前端推荐书籍
数字IC设计前端必读书籍 本文将从简单到复杂的顺序依次列出数字IC设计需要阅读的书籍. 数字电子基础类书籍 1.<数字电子技术电路基础> 数字IC设计最基础的书籍了,相关书籍比较多,可以随 ...
- 常见数字IC设计、FPGA工程师面试题
转载自:常见数字IC设计.FPGA工程师面试题 我怕弄丢了,找不到了,所以转载过来吧,回答的还挺具有参考意义. 借个位置,顺便把另外一篇好文的地址附上:FPGA中的亚稳态 1:什么是同步逻辑和异步逻辑 ...
最新文章
- Python-memcached的基本使用 - Flynewton成长点滴 - 开源中国社区
- HDU 4085 Peach Blossom Spring
- 小小标签,强大功能——深藏不露的 input
- 《C和C++游戏趣味编程》 第8章 十步万度
- 网站页面间脚本传值 sessionStorage
- js中typeof与instanceof用法小记
- 基于数据报套接字的服务器回射程序设计_套接字Socket的常见面试题及答案
- VS2017 插件的安装目录
- Android注册时总是出现验证码不正确问题的解决
- SAS: PROC IMPORT简单入门介绍
- 申通快递年营收253亿:净亏9亿 上年同期为盈利
- 新生宝宝取名大全:带梓字寓意大气的男孩名字
- python变量和列表_Python中变量与列表
- 2021ICPC网络预选赛 M题
- php流程管理软件,MYSQL数据库管理软件PHPAdmin操作流程
- linux 格式化工具 mkfs 简介
- 用python画雪花飘落_python实现雪花飘落效果实例讲解
- 阿里巴巴的 20 个开源项目
- 正版Xshell+Xftp免费使用,你还在找破解版吗
- 计算有固定收入的党员每月所交纳的党费。月工资收入400元及以下者,交纳月工资总额的0.5%;月工资收入401~600元者,交纳月工资总额的1%;月工资收入601~800元者,交纳月工资总额的1.5%;