1 CMOS电路Power分类：

静态电源
动态功率

静态功率是电路不活动或空闲时消耗的功率。即所有输入都处于保持有效电平，没有开关活动，并且电路没有充电。然而，即使在这种“稳定状态”下，器件中也会存在一些泄漏电流，这会导致泄漏功率。这种功耗不取决于输入条件或负载电容，而是取决于器件。

2 Leakage来源

1）Reverse bias-pn junction leakage current
2）Subthreshold leakage current

Drain-induced barrier lowering
Vth roll off
Effect of operating temperature
Tunneling into and through gate oxide leakage current
Leakage current due to hot carrier injection from the substrate to gate oxide
Leakage current due to gate-induced drain lowering (GIDL)

3 时钟门控如何降低动态功耗

3.1 时钟门控减少翻转

门控时钟会对时钟驱动的DFF因没有时钟驱动而不会存在反转，减少电路的翻转功耗，对动态功耗有明显降低。

3.2 时钟门控对DFF寄存器寄生电容充放电影响

时钟会在每个DFF寄存器上产生寄生电容，寄生电容在时钟反转过程中会产生充放电过程，需要从电源抽取电流，从而产生功耗。而时钟门控可以避免DFF上寄生电容的充放电过程，避免此类功耗产生。

功耗：Leakage Power相关推荐

FPGA 的功耗概念与低功耗设计研究
文章转自(点击链接可以查看高清原文,失效请留言): 韩雪, 郭文成. FPGA的功耗概念与低功耗设计研究[J]. 单片机与嵌入式系统应用, 2010, 10(3):9-11. 深度解析FPGA的功耗 ...
芯片的整体功耗是如何计算出来的？
1-什么是Leakage Power? 2-如何计算Leakage Power? 3-EDA工具如何获取Leakage Power? 4-如何优化Leakage Power? 参考链接: http:/ ...
数字IC后端流程——(三)布局Placement
参考原博地址:https://blog.csdn.net/weixin_46752319/article/details/107360843 ICC布局阶段在布局规划阶段完成了芯片的整体规划,而布局 ...
ICC图文流程——(三)布局Placement
ICC布局阶段在布局规划阶段完成了芯片的整体规划,而布局阶段主要是软件自动的标准单元的摆放. 在布局开始之前,需要对设计进行确认和检查. 主要确认内容包括: ·检查设计中的所有macro是否设置为d ...
04_Initial Design/Floorplan实操2021-09-08上午
一共有7步,做完就可以去验证了导入design→摆放stdcell→各个步骤一.Import design 建立view definition文件 Foundry timing sign-off ...
静态时序分析第三章标准单元库
第三章标准单元库 3.1 引脚电容(Pin Capacitance) 3.2 时序建模(Timing Modeling) 3.2.1 线性时序模型(Linear Timing Model) 3.2. ...
静态时序分析第二章 STA概念
第二章 STA概念 2.1 CMOS逻辑设计(CMOS Logic Design) 2.1.1 基本MOS结构(Basic MOS Structure) 2.1.2 CMOS逻辑门( CMOS Log ...
Redhawk：Static Analysis
redhawk分析中遇到的常见问题都可以参考我之前的文章: redhawk常见问题做Static Analysis需要遵循以下流程: 1.data preparation 常用的文件格式内容见: r ...
power 相关：（二）功耗的分析 —— power compiler
前面学习了进行低功耗的目的个功耗的构成,今天就来分享一下功耗的分析.由于是面向数字IC前端设计的学习,所以这里的功耗分析是基于DC中的power compiler工具:更精确的功耗分析可以采用PT,关 ...
你可能不知道的leakage功耗计算
本文总结工具中进行leakage功耗计算的一般方法. 背景 leakage power在深亚微米下占比越来越高.在很多情况下,leakage power可能会占到芯片总功耗的30~50%. 即使在st ...

功耗：Leakage Power