（9）Verilog inout使用方法（FPGA不积跬步101）

1 inout应用领域

在芯片中为了管脚复用，很多管脚都是双向的，既可以输入也可以输出。例如IIC总线SDA数据信号、SPI三线制数据信号等。在Verilog中即为inout型端口。

2 inout使用方法

a）FPGA IO在做输入时，可以用作高阻态，这就是所说的高阻输入；

b）FPGA IO在做输出时，则可以直接用来输入输出；

c）用关键词inout声明一个双向端口, inout端口不能声明为reg类型，只能是wire类型；

d）用一个例子说明inout的使用方法。

inout [15:0] data;
wire [15:0] i_data;
reg [15:0] o_data;
reg o_data_en;
//接收数据
assign i_data = data;
//发送数据
assign data = (o_data_en)?o_data:16'hzzzz;

3 结束语

如果遇到问题，可以一起沟通讨论，邮箱：jhqwy888@163.com。

（9）Verilog inout使用方法（FPGA不积跬步101）相关推荐

（19）ISE14.7软件生成bit失败永久解决方法（FPGA不积跬步101）
名言:工欲善事必先利器. 1 问题描述 ISE14.7与win10 64位系统无法完美兼容,即使破解也会导致随机性生成bit文件失败. 之前笔者也尝试了好多解决方法,但是经过最近调试时,之前发布的解决 ...
（16）verilog 条件编译（FPGA不积跬步101）
名言:不为失败找借口! 1 什么是条件编译? 一般情况下,Verilog HDL源程序中所有的行都将参加编译.调试中希望只对一部分内容指定编译的条件,这就是"条件编译". 2 为什 ...
（8）Verilog include 头文件使用路径（FPGA不积跬步101）
名言:相信自己,心有多大,舞台就有多大! 1 问题描述在Quartus.ISE.vivado等开发工具下,使用include头文件时,会涉及到文件路径问题.如果不添加文件路径,编译时会报错误. 2 ...
（29）基于FPGA实现看门狗功能（FPGA不积跬步101）
1 引言微处理(ARM.单片机)在特殊的环境下,运行代码或程序会跑到非预期状态,也就是说系统可能会进入死循环,这种情况微处理器无法进行自我恢复,只能通过复位或者重启进行解决.看门狗就是解决这种情况 ...
（6）ISE14.7生成bit文件报错解决（FPGA不积跬步101）
引言:丘山积卑而为高,江河合水而为大.--庄子 1 软件平台操作系统:Windows 10 开发套件:ISE14.7 2 问题描述 FPGA开发工具ISE14.7与win10系统存在兼容问题,即使w ...
（30）SPI接口调试丢数据解决（FPGA不积跬步101）
1)遇到问题 FPGA与微处理器进行数据交互用到了SPI接口总线,SPI总线已经很成熟了,网上也有好多开源代码.但是,项目开发调试中也遇到SPI通信丢帧验证问题. 2)解决方法 a.设计思路为:SPI ...
（7）ISE14.7无用引脚设置上下拉或高阻态（FPGA不积跬步101）
名言:在一个领域不断增加深度,你会成为该领域专家. 1 FPGA设计中没有使用的IO管脚如何处理? 根据设计要求一般会设置为上拉.下拉或者高阻态.ISE14.7未使用管脚默认设置为下拉.实际设计中一般 ...
（5）ISE14.7 开发流程（FPGA不积跬步101）
名言:成功没有捷径,唯一的捷径就是勤奋. 1 建立工程 1)打开ISE Design Suite14.7. 2)选择File--->New Project--->Name:ise_top, ...
（4）ISE14.7 ChipScope使用流程（FPGA不积跬步101）
名言工欲善其事,必先利其器. 1 ChipScope是什么? ChipScope 是Xilinx提供的一个校验FPGA设计的工具,它的本质是片上逻辑分析仪.主要功能是通过JTAG口,在线实时读取FP ...

（9）Verilog inout使用方法（FPGA不积跬步101）

（9）Verilog inout使用方法（FPGA不积跬步101）相关推荐

最新文章

热门文章