摘要：寄存器（Register）是能够寄存一组二值数据，它被广泛地应用于各类数字系统和数字计算机中。其中，1 个触发器能够储存 1 位二值代码，N 个触发器组成的寄存器组能够储存一组 N 位二值代码，而移位寄存器，就是能够对存储单元进行整体移动的一种基本单元。　

移位寄存器：

在数字电路中，移位寄存器（Shift Register）是在时钟的脉冲（上升沿）触发之下，所有数据会依次向左或右移动一个比特（Bit）；
移位寄存器也是类似一种存储器，可以存储数据，而存在里边的数据可以从低位向高位移动或从高位向低位移动。例如一个 4 位的移位寄存器，存在其中的数据为 “1100”，如果向左（即高位 MSB）移动一次，就变成 “100X”，原来的最高位的 “1” 移出，最低位的 “X” 可以是新移入的数据，也可以是 0；
由于移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或者依次逐位左移，而数据既可以并行输入、并行输出、串行输入以及串行输出，也可以并行输入、串行输出、串行输入以及并行输出，因此，移位寄存器不仅可以用来寄存代码，还可以用来实现数据的串行 - 并行转换、数值的运算（2 的倍乘）以及数据缓存处理（行缓存）等等；也正是因为移位寄存器如此灵活

基于 Verilog 的经典数字电路设计（14）移位寄存器相关推荐

基于 Verilog 的经典数字电路设计（1）加法器
摘要:加法器是非常重要的,它不仅是其它复杂算术运算的基础,也是 CPU 中 ALU 的核心部件(全加器).两个二进制数之间的算术逻辑运算例如加减乘除,在数字计算机中都是化为若干步加法操作进行的,因此, ...
基于Verilog HDL的数字秒表、波形发送器等设计
基于Verilog HDL的数字秒表设计一.EDA 二.基于Verilog HDL的数字秒表设计 1. 用Verilog HDL设计一个数字跑表,所需引脚和功能如下所示: 2.代码示例 3. 结果: ...
基于Verilog HDL的数字时钟
目录一.实验目的二.实验概述三.实验过程一.实验目的 1.学习相关的设计方法及原理 2.学习设计方法二.实验概述基于Verilog HDL设计一个时钟三.实验过程新建一个工程选择芯片 ...
基于 FPGA 的高级数字电路设计（7）单口 RAM、同步 FIFO、异步 FIFO 设计
一.单口 RAM 设计 module BRAM_PORTA( input clka, input ena, input wea, input [3:0] addra, input [15:0] din ...
基于 FPGA 的高级数字电路设计（5）基于 PE 的脉动阵列设计
脉动阵列定义:多个相同的处理单元(简称 PE),按一定互联规则组成的网络,称为脉动阵列.脉动阵列可以是一维线形.二维矩形.二维二叉树型.三维长方体形等等. 脉动阵列特点 ...
基于Verilog使用Quartus设计数字秒表和数字时钟
目录一.数字秒表 1.1 新建工程 1.2 添加 Verilog 文件 1.3 添加 VWF 文件 1.4 波形仿真二.多功能数字钟三.总结本文内容:使用 Quartus 基于 Verilog ...

基于 Verilog 的经典数字电路设计（14）移位寄存器

移位寄存器：

基于 Verilog 的经典数字电路设计（14）移位寄存器相关推荐

最新文章

热门文章