前言

zsbd Orz

乘法器

普通乘法器模拟竖式乘法的计算过程。

每一行竖式都有如下操作：取 乘数（multiplier） 最低位，和 被乘数（multiplicand） 相乘。

不断将被乘数左移，乘数右移，每一行的的竖式乘法结果进行累加：

注：
其思想是二进制拆分，比如计算：

6∗5=306*5=30 6∗5=30

那么 6 可以被二进制分解为 4 + 2，即

30=4∗5+2∗5=22∗5+21∗530 = 4*5+2*5=2^2*5+2^1*5 30=4∗5+2∗5=22∗5+21∗5

所以最终的 结果（product） 可以表示为 被乘数（multiplicand） 的移位的累加和。

乘法器的硬件结构如下。因为 被乘数（multiplicand） 不断被移位，32 bit 的乘法器需要 64 bit 的 ALU 进行加法运算。

普通乘法器工作流程直接模拟竖式乘法即可：

判断 multiplier 末位是否为 1
product += multiplicand 或者不操作（对应 1，0）
multiplier 右移
multiplicand 左移
重复 1 直到 multiplier 移完为止

该乘法器的工作原理如下：以 3 bit 乘法器 6 x 5 为例：

接上图：

因为 被乘数（multiplicand） 不断右移，其有效位逐渐变多。32 bit 的乘法，需要 64 bit 的存储器来存储被乘数。

而 乘数（multiplier） 不断左移，有效位减少，故不需要额外的 bit 进行存储。

优化乘法器

普通的 32 bit 乘法器需要 64 bit 的 ALU 和 64 bit 的存储器来存被乘数，这是比较浪费的。优化乘法器利用一些特性，对普通乘法进行优化。

注意到普通乘法中，有两个移位：

被乘数（multiplicand）不断右移，每次移位，导致结果（product）有效位多 1 bit
乘数（multiplier）不断左移，每次移位，有效位少 1 bit

这意味着两者的有效位 此消彼长

计组复习（一）：乘法器，除法器与浮点加法器相关推荐

计组复习（二）：单周期数据通路与控制信号
目录前言单周期数据通路算数逻辑指令(R 型指令) 取指令阶段译码阶段执行阶段内存访问阶段写回阶段下一条指令内存访问指令分支跳转指令总结(重要⚠) 前言昨天复(yu)习了:计组复 ...
计组复习（四）：cache，虚拟内存，页表与TLB
目录前言 cache高速缓存直接映射全相连映射组相连映射多级 cache 的 CPI 计算指令缓存与数据缓存虚拟内存(重要⚠) 页表缺页替换 TLB 例题(重要⚠) FastMath ...
计组复习-cache
Cache的复习 Cache,又名高速缓存器,是为了协调CPU和主存的速度而出现的一种高速的,小的存储器. Cache主要由两部分组成,一部分是一个存储器,另一部分是一个地址变换与映射表,这个映射表完 ...
【计组复习（二）指令】
考点概述:1.指令设计原则:2.RISC.CISC:3.寻址方式(重点):4.子函数调用:5.链接. 存储程序概念:多种类型的指令和数据均以数字形式存储于存储器中. 硬件设计四条基本原则 1.简单源于 ...
计组之数据运算：13、加法器优化
13.加法器优化思维导图串行进位的并行加法器组内并行.组间串行进位的加法器如何更快的产生进位组内并行.组间并行进位的加法器思维导图串行进位的并行加法器组内并行.组间串行进位的加法器如 ...
计组之数据运算：12、加法器设计
12.加法器设计思维导图 ALU 门电路实现奇偶校验一位加法器串行加法器串行进位的并行加法器问题: 思维导图 ALU 门电路实现奇偶校验对于异或运算来说: 1的个数为奇数个,异或的结果为1 ...
计组期末复习---个人版
(一)计算机系统概论 1.1计算机分类与发展历史分类:电子模拟计算机和电子数字计算机电子模拟计算机:数值由连续量来表示,运算过程是连续的电子数字计算机:按位运算,并且不是连续地跳动运算专用计算 ...
计组期末复习之例题与解析
计组例题与解析第一章:概论无第二章:运算方法和运算器例2-1 求补码对于正数,不变对于负数,符号位不变,数值位取反加一例2-2 数轴形式表示原码.反码.补码范围第一位符号位,后面是数值 ...
计组期末复习之第七章：输入输出系统
计组第七章:输入输出系统输入输出设备完成输入输出的设备作为外部存储器的设备 7.1 输入输出控制方式程序查询方式 CPU与外围设备的数据交换完全依赖于计算机的程序控制信息交换之前 CPU要设 ...

计组复习（一）：乘法器，除法器与浮点加法器

目录

前言

乘法器

优化乘法器

计组复习（一）：乘法器，除法器与浮点加法器相关推荐

最新文章

热门文章