GT Transceiver的电源控制

GT的电源控制

GTX/GTH收发器支持一系列的断电模式。这些模式既支持通用的电源管理功能，也支持PCI Express®和SATA标准中定义的功能。每个方向的每个通道都可以使用TXPD和RXPD分别关闭电源。CPLLPD端口直接影响CHANNEL PLL，而QPLLPD端口直接影响QUAD PLL。

GTX/GTH收发器提供了几种断电功能，可用于各种应用。下表概述了这些功能。

PLL下电

为了激活QPLL掉电模式，高电平QPLLPD信号被断言（有效）。同样，为了激活CPLL掉电模式，高电平的CPLPD信号被断言。当QLPLPD或CPLPD被断言时，相应的PLL被关闭。因此，所有来自各自PLL的时钟都被停止。在初始配置和上电期间，CPLL必须使用CPLPD端口断电，直到检测到 参考时钟 边沿。如果参考时钟停止，CPLL应该被关闭。对于基于CPLL的设计，当不使用QPLL时，QPLLPD端口可以被绑成高电平。对于基于QPLL的设计，QPLLPD不能被驱动为高电平，直到配置后至少500 ns。

从这一电源状态的恢复由相应的PLL锁定信号的断言表示，该信号是QPLL的QPLLLOCK信号或各自通道的CPLLOCK信号。

TX和RX下电

当TX和RX电源控制信号用于非PCI Express实现时，TXPD和RXPD可以独立使用。另外，当这些接口在非PCI Express应用中使用时，只支持两种电源状态，如下表所示。

关于PCI Express实现的电源控制，本文暂不涉及。

往期回顾

GT Transceiver的复位与初始化（4）RX初始化和复位流程

GT Transceiver的复位与初始化（3）TX初始化和复位流程
GT Transceiver的复位与初始化（2）CPLL复位以及QPLL复位
GT Transceiver的复位与初始化（1）Transceiver复位的两种类型和两种模式
GT Transceiver中的重要时钟及其关系（10）RXOUTCLK的来源及其生成
GT Transceiver中的重要时钟及其关系（9）RXUSERCLK和RXUSER_CLK2的生成
GT Transceiver中的重要时钟及其关系（8）TXOUTCLK的来源及其产生
GT Transceiver中的重要时钟及其关系（7）TXUSRCLK以及TXUSRCLK2的产生
FPGA 核和FPGA Fabric的区别是什么？
GT Transceiver中的重要时钟及其关系（6）TXUSRCLK以及TXUSRCLK2的用途与关系
GT Transceiver中的重要时钟及其关系（5）QPLL的工作原理介绍
GT Transceiver中的重要时钟及其关系（4）CPLL的工作原理介绍
GT Transceiver中的重要时钟及其关系（3）多个外部参考时钟使用模型
GT Transceiver中的重要时钟及其关系（2）单个外部参考时钟使用模型
GT Transceiver中的重要时钟及其关系（1）GT Transceiver参考时钟
FPGA的设计艺术（11）FPGA的构建过程
FPGA的设计艺术（8）最佳的FPGA开发实践之严格遵循过程
GT Transceiver的总体架构梳理
Vivado中用于时钟操作的几个Tcl命令
高速串行总线设计基础（六）揭秘SERDES高速面纱之数据包与参考时钟要求
高速串行总线设计基础（八）揭秘SERDES高速面纱之CML电平标准与预加重技术
FPGA基础知识极简教程（1）从布尔代数到触发器
FPGA基础知识极简教程（7）详解亚稳态与跨时钟域传输
静态时序分析中的四类时序路径
时序分析中的关键术语
高速串行总线设计基础（一）同步时序模型介绍
高速串行总线设计基础（四）眼图的形成原理
FPGA设计心得（10）关于行为仿真的一点观点
Vivado如何计算关键路径的保持时间裕量？
Vivado如何计算关键路径的建立时间裕量？（实践篇）
Vivado如何计算关键路径的建立时间裕量？（理论分析篇）
TCL中Ports/Pins/Nets/Cells/Clocks之间的交互关系？
TCL中关于Nets的一些用法？
TCL中关于Cells的一些使用方法？
TCL中关于Pins的一些使用方法？
TCL中关于管脚（Ports）的一些使用方法？
逻辑设计中复位的稳妥处理方法？
逻辑设计中需要显式地使用IBUF以及OBUF类似的原语吗？
FPGA的设计艺术（1）FPGA的硬件架构