FPGA之道(7)时钟网络资源
文章目录
- FPGA中的时钟网络资源
- 全局时钟网络资源
- 区域时钟网络资源
- IO时钟网路资源
FPGA中的时钟网络资源
时钟信号是时序逻辑的灵魂,也是整个FPGA设计的核心。在某些情况下,它几乎要作用于整个FPGA芯片上的所有寄存器和相关存储单元,而FPGA内部布线资源的时间不可确定性,会使得时钟信号到达各个寄存器的延迟时间有很大出入,因此极易造成时序问题,从而导致系统行为不符合预期。为了避免这种情况,使大规模、高性能、高速度的FPGA设计成为可能,各大厂商都在自己的FPGA芯片中引入了专门的时钟网络资源用于时钟信号的载体。按照应用的区域范围的不同,时钟网络资源一般被分为三大类:
全局时钟网络资源
全局时钟网络资源作用的范围覆盖整个FPGA芯片,它能保证其上所承载的时钟信号到达FPGA芯片上任意两个地方的延迟时间偏差最小。从而能够保证大型的FPGA设计能够被高速的时钟信号所正确驱动。一般来说,全局时钟网络资源是比较珍贵的,一些小型的FPGA中可能仅有几个全局时钟网络,因此在使用的时候一定要节省。
区域时钟网络资源
当FPGA芯片的集成度越来越高,规模大一点的FPGA又被划分为多个区域(一般来说,一个FPGA区域只包含一个IO bank)。与全局时钟网络不同,每一个FPGA区域都有若干个属于自己的区域时钟网络,它所能覆盖的范围是整个区域甚至还包括与本区域相邻的区域。区域时钟网络能保证其上所承载的时钟信号到达FPGA芯片上该时钟网络作用域中任意两个地方的时间偏差最小。这种区域时钟网络资源对于源同步的接口逻辑十分有效。
IO时钟网路资源
前面所述的两种时钟网络资源针对的主要都是FPGA内部的一些资源,例如逻辑资源块、BLOCK RAM、DSP等,而对于接口资源,则有专门的IO时钟网路资源来完成时钟信号承载工作。这主要有三点原因:首先,接口资源中的寄存器数量较少,不需要大型的树状时钟网络来减少时钟到达各个目的地之间的延迟时间差。其次,内部的时钟网络资源由于作用的范围广,所以网络较庞大,一般上面都不能承载频率太高的时钟信号,而一些通信接口的时钟速率很高,远远超出了全局或区域时钟网络的承受范围,因此需要使用专有的IO时钟网络资源。第三,高速的接口逻辑一般都使用专有的接口资源,它的布局布线已经固定,能够力保外部信号到达寄存器的延迟最短,为了配合达到高速度的信号传输,也必须要求我们的时钟信号所走的路径最短,但全局或区域时钟网络的特点是保证时钟到达各个地方的延迟差最小,而不是延迟最短,因此并不适用高速接口的数据情况,那么这种情况下只有使用专有的IO时钟网络资源。
FPGA之道(7)时钟网络资源相关推荐
- FPGA之道(47)时钟及时钟域
文章目录 前言 时钟及时钟域 时钟,时序逻辑的心跳 时钟信号基本特征 时钟信号基本特征参数介绍 如何区分时钟和数据 时钟信号的分类 按来源分 外部时钟 再生时钟 门控时钟 行波时钟 按波形分 连续时钟 ...
- FPGA之道(78)静态时序分析(四)内部时钟相关时序分析
文章目录 前言 内部时钟相关时序分析 单时钟域时序分析 多时钟域时序分析 同源时钟的时序分析 PLL.DCM的时序分析 相关时钟的时序分析 数据用作时钟的时序分析 异步逻辑时序分析 多时钟驱动同一时钟 ...
- FPGA之道(48)跨时钟域问题
文章目录 前言 跨时钟域问题 什么是跨时钟域问题 解决跨时钟域问题的原理 两级采样法 为什么要对非本时钟域的信号用本时钟域的时钟进行采样呢? 为什么要采样两次呢? 握手法 对于时钟域A: 对于时钟域B ...
- FPGA之道(8)时钟处理单元
文章目录 前言 背景 PLL Xilinx公司的锁相环结构简介 Altera公司的锁相环结构简介 DCM 前言 2020年2月10日15:02:18 这个时间的FPGA发展可以说已经很成熟了,Xili ...
- FPGA之道(84)功能仿真之Verilog Test Fixture
文章目录 前言 Verilog Test Fixture "Hello world"之Verilog Test Fixture 待仿真设计 仿真示例 示例详解 仿真结果 继承描述语 ...
- FPGA之道(83)功能仿真之仿真语法(Graphic Waveform )
文章目录 前言 仿真语法 Graphic Waveform 数字波形简介 从实际到仿真 实际系统检测 软件仿真模拟 "Hello world"之Graphic Waveform 待 ...
- FPGA之道(82)功能仿真之仿真原理
文章目录 前言 功能仿真篇 仿真原理 串行模仿并行思路分析 有限模仿无限思路分析 组合逻辑仿真原理 时序逻辑仿真原理 HDL的仿真原理 仿真时间与物理时间 前言 本文摘自<FPGA之道>. ...
- FPGA之道(80)静态时序分析(六)常用时序约束介绍(基于ISE的UCF文件语法)
文章目录 前言 常用时序约束介绍 时序环境约束 分组时序约束 TNM TNM_NET TIMEGRP 常用时序约束 周期约束 输入时钟周期约束 内部时钟周期约束 关联时钟周期约束 差分时钟周期约束 输 ...
- FPGA之道(79)静态时序分析(五)外部接口的相关时序分析
文章目录 前言 外部接口相关时序分析 功能仿真对接口分析的帮助 纯输入接口 纯时钟输入接口 纯同步输入接口 纯异步输入接口 同步输入异步采集 纯输出接口 纯时钟输出接口 纯同步输出接口 纯异步输出接口 ...
最新文章
- 7.26T1四分图匹配
- python自动点赞_用Python模拟技巧带你实现自动抽屉登录自动点赞
- Struts2框架原理
- 使用Eclipse开发Java Web过程中Debug调试的使用方法
- adc0809引脚图及功能_80C51单片机的引脚及其功能介绍
- 《C程序员从校园到职场》一1.2 C语言的主要特点
- 百度强化学习之Policy learning
- Micropython——L298N电机驱动模块
- [转]关于C#操作WPS和office兼容性的问题
- 贝叶斯定理的通俗理解
- FFmpeg常用指令记录sdp中提取sps/pps信息sps/pps(STAP-A解析)
- php pdo 中dsn参数,PDO连接数据库及DSN详解
- [转载]中国书法:中华文化的代表性符号
- 解决:RuntimeError: Tensor for ‘out‘ is on CPU, Tensor for argument #1 ‘self‘ is on CPU, but expected t
- SRS:连麦和多个视频号联播
- __stack_chk_fail栈检查失败
- 新媒体运营 | 6个自动写文案的宝藏网站,助你摆脱灵感枯竭
- OpenCV打开摄像头并显示图像(C++、Python)
- 7-1 sdut-Collection(Map)-1 读中国载人航天史,汇航天员数量,向航天员致敬
- 画属于自己的STM32C8T6PCB电路板
热门文章
- iis php根目录可以访问子目录不行,wordpress在IIS下伪静态后子目录无法访问的解决方法...
- java 底层方法_底层方法测试--【Java】
- java枚举变量带括号_Java~如何使用Enum(枚举)和Lambda表达式
- python里面ca_Python SSL服务器提供中间CA证书
- pringboot 单元测试 空指针_单元测试中的 FIRST 原则
- mysql ldf文件太大_sqlserver 2008R2 数据库文件过大解决办法
- 测试linux写文件系统,linux下各主要文件系统的读写性能测试
- 劳力士格林尼治价格_劳力士行情暴跌后回涨,什么时候才是入手的最佳时机?...
- 一组基于OpenCV的图像处理函数
- 以赛促学,飞桨助力大学生智能车竞赛升级