天津大学计算机学院计算机组成原理复习材料

机器语言——计算机的原始指令组成的一种可供人和计算机进行交流的语言。(1)翻译：在执行用L1写得程序之前生成一个等价的L0指令序列来替换它，生成的程序全部由L0指令组成，计算机执行等效的L0程序来代替原来的L1程序。(2)解释：用L0写一个程序，将L1的程序作为输入数据，按顺序检查它的每条指令 ,然后直接执行等效的L0指令序列计算出结果(不需要先生成一个用L0语言写的新程序)。该L0程序称为解释器。虚拟机：一种以L1为机器语言的假想的计算机硬件和软件在逻辑上是等同的多层次计算机(发展过程不考)冯诺依曼计算机(第一个存储程序计算机第一代电子管计算机)五个基本部分组成:存储器，运算器(算术逻辑部件ALU)，控制器以及输入、输出设备。数字计算机是由处理器(运算器和控制器)、存储器和输入输出设备组成的互联系统。中央处理器CPU——计算机的“大脑”。功能：通过从存储器中逐条进行取指令、分析指令和执行指令来执行计算机程序。组成：控制器，负责从主存中取指令和确定指令的类型。ALU，通过完成诸如加法、逻辑与等操作来执行指令。寄存器组(小容量、高速度存储器)，用来存放操作数、中间结果和一些控制信息。CPU中两个重要的控制寄存器：程序计数器PC：它指向下一条将被取出执行的指令(解决程序自动连续执行)指令寄存器IR：存放当前正被执行的指令数据通路周期：从寄存器取两个操作数，送入ALU进行运算，然后再将运算结果送回寄存器的过程。数据通路周期决定了计算机的性能，数据通路周期越短，计算机运行速度就越快。指令执行:(取指——译码——执行循环)1. 从内存取下一条指令到IR 2. 将PC指向后面的一条指令 3. 判断刚取出的指令的类型 4. 如果该指令使用内存中的一个字，则判断它在哪儿(对该内存单元进行寻址) 5. 如果需要，从内存取一个字到CPU的寄存器 6.执行指令 7. 返回到第一步开始执行下一条指令解释器：取、分析和执行另一个程序中的指令的程序。硬处理器和解释器之间存在等价性优缺点解释器：将目标机的指令分解成几个更小的步骤执行，使运行解释器的计算机比用硬件实现的目标机更简单、廉价(硬件被软件(解释器)取代)，但速度慢硬件实现：电路复杂、价格高；速度快。CISC ：复杂指令系统计算机RISC：精简指令系统计算机流水线5个子过程(取指单元、指令译码单元、取操作数单元、指令执行单元和结果写回单元)对于有n(m)个子过程，时钟周期为Tns( )的流水线，则其等待时间为nTns(m )，处理器带宽为1000/T MIPS(ns，10－9秒)。吞吐率(TP):单位时间内流水线所完成的任务数或输出结果的数量加速比(SP):采用流水线后的工作速度与等功能的非流水线工作速度之比效率():效率是指流水线的设备利用率。内存编址(图2-9)存储器由许多存储单元组成存储单元(或位置cell)：可存放一段(若干位)信息地址：每个单元的编号(一一对应)码字, n=m(数据位)+r(校验位)检查d位错，码距需d+1位；要纠d位错，码距需2d+1位程序访问的局部性原理：①时间局部性，最近访问的地址将会再次被访问②空间局部性，最近被访问的地址附近的地址很可能在将来被访问。③指令执行顺序方面，指令顺序执行比转移执行的可能性要大。工作原理在Cache存储系统中，把Cache和主存各分成若干个块(block)。主存和Cache中块的大小相同，但块的数目不同。高速缓存中保存读取频度最高的主存储器内容。CPU需要读存储器内容时，先在高速缓存查找。如在，就使用该值(不再访存)；只有在高速缓存找不到时，才访问主存。同时把包括被访问地址在内的一(整)块数据调(装)入Cache ，以备以后使用。只要在高速缓存有足够内容，就可极大降低平均访问时间命中率：CPU所要访问的信息在cache中的比率Nc为cache完成存取的总次数 Nm 为主存完成存取的总次数平均存取时间 t a tc表示cache的访问时间, tm表示主存的访问时间。访问效率e：e= tc/ t a;Cache中主存块的替换算法 1)FIFO(First In First Out)算法其算法思想是将同一组中最先调入Cache中的块替换出去。这种方法实现容易，开销较小。缺点是一些频繁使用的页面也会被替换出去。而频繁调入调出又增加了开销。 2)随机替换算法随机选取被替换的页面3)LRU(Least Recently used)算法(最常用) 把一组中近期最少使用的块替换出去，使用时必须记录组中各块的使用情况，才能确定出近期最少使用的块。其优点是能提供最好的命中率。Cache写策略在Cache与主存储器之间保持一致性是很重要的。命中情况 1)写