上拉电阻的作用与计算

上拉电阻：

1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），

这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，
提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理
对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个
因素：
1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，
设计是应注意两者之间的均衡。
2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以
能够向下级电路提供足够的电流。
3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电
平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平
门槛之下。
4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成
RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

下拉电阻的设定的原则和上拉电阻是一样的。

OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,
设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；
2V(高电平门限值)。

选上拉电阻时：

500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果
输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。
当输出高电平时，忽略管子的漏电流，两输入口需200uA
200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可
用。COMS门的可参考74HC系列

设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为

：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂
给了级联的输入口，高于低电平门限值就不可靠

计算参考PDF,OC和OD门上拉电阻计算技巧。

这个是灌电流负载。

这个是拉电流负载

___________________________

里首先要说明，芯片手册中的拉 source current、灌电流Sink current是一个参数值，
是芯片在实际电路中允许输出端拉、灌电流的上限值（允许最大值）。而下面要讲的
这个概念是电路中的实际值。由于数字电路的输出只有高、低（0，1）两种电平值，
高电平输出时，一般是输出端对负载提供电流，其提供电流的数值叫“拉电流”；低电平输出时，
一般是输出端要吸收负载的电流，其吸收电流的数值叫“灌（入）电流”。对于输入电流的器件而言：
灌入电流和吸收电流都是输入的，灌入电流是被动的，吸收电流是主动的。如果外部电流
通过芯片引脚向芯片内„流入‟称为灌电流（被灌入）；反之如果内部电流通过芯片引脚
从芯片内„流出‟称为拉电流（被拉出）

——在此，做而论道郑重向大家提出建议：设计单片机的负载电路，应该采用“灌电流负载”的电路形式，以避免无谓的电流消耗。————————————————————————————————————————

1、51单片机的P0口为了实现准3态，采用了OC输出，也就是集电极悬空输出，也有叫图腾柱输出的。这种电路结构，只有下拉能力，高电平输出没有电流，在高电平时表现为高阻态;加上上拉电阻，就会失去高阻态，变成 1、0 两态。

2、P0口上拉电阻的选择，应遵循基本的电路设计原则，不能盲目套用，要看后级情况而定：

例如，后级驱动的是1只NPN三极管，这个三极管的放大倍数(β)=100倍，三极管的负载电流(Ic)要求100mA，当电源为5V时：

a、三极管的Ib=Ic/β=1mA;

b、上拉电阻大约=R=5V/Ib=5kΩ;

c、为了使三极管注入Ib后就迅速进入导通(开)状态，R应再小一些，如4k3;

3、由上面计算可见，三极管的负载大小、放大倍数直接影响到前级上拉电阻的选取;上拉电阻选择的不合理，要么后级驱动无力或根本驱动不了;要么单片机端口功耗过大，尤其是电池供电的设备更应注意!

更要注意的是，上拉电阻绝对不能小于250Ω!否则会损坏端口!

4、上述的电路设计应该说是不合理的;我们经常能见到这样的电路设计：

单片机端口通过上拉电阻 > NPN三极管 > 来控制继电器，这种设计在上电时继电器总要先吸合，这时就要在程序启动后立即将端口清0，使继电器释放;但每次上电短暂的吸合还是无法克服。

比较好的用法是采用负逻辑设计，例如端口驱动LED灯，应采用端口 > LED > 电阻 > 电源，避免采用端口 > LED > 电阻 > 地 + 上拉电阻;再例如单片机输出去驱动的三极管，最好采用PNP型!这样就没有上拉的麻烦(基极电阻不能少!);在后级为IC时，即或是要上拉，也是象征意义上的，使用5~10k完全可以。

5、除了P0口外，其他口不是特殊设计，即内部有上拉电阻，没必要考虑上拉!

上拉电阻的作用与计算相关推荐

【基础知识】~ 稳压二极管、三极管、放大电路、逻辑门晶体管数量、FPGA 器件结温范围、FPGA 加载方式、施密特触发器、C 语言结构化编程、中断向量地址、寄生效应、上拉电阻的作用
1. 稳压二极管稳压二极管,英文名称 Zener diode,又叫齐纳二极管.利用 PN 结反向击穿状态,其电流可在很大范围内变化而电压基本不变的现象,制成的起稳压作用的二极管.此二极管是一种直到临 ...
NAND FLASH芯片R/B引脚上拉电阻的作用和阻值选择
NAND用R/B输出作为一种硬件方法标示页操作.擦除和随机读等操作的完成,平时R/B为高电平状态,但当NAND进行编程.随机读或擦除操作时变为低电平状态,操作完成后又变为高电平状态.R/B引脚 ...
单片机_CT107D训练平台电路原理图\蓝桥杯训练版\单片机最小系统\上拉电阻的作用\开漏输出
最小系统单片机电路配置 40 脚 51 系列单片机插座: 配置 40 脚 AVR 单片机插座. 原理图如下: 单片机最小系统(由复位电路+晶振电路+电源电路组成) 可以看到P0一组IO口接了上拉电阻 ...
[笔记].上拉电阻的作用之一 - 将 TTL电平提升至CMOS电平
请问51单片机P0口接74HC573驱动共阳极数码管时候,要在P0和573之间加上拉电阻吗? 答:从理论上说不需要上拉电阻.但是,如果你的单片机的输出是TTL电平的话,由于TTL的输出高电平Voh的保 ...
【剖析】上拉电阻和下拉电阻原理及其作用
电阻在电路中起限制电流的作用.上拉电阻和下拉电阻是经常提到也是经常用到的电阻.在每个系统的设计中都用到了大量的上拉电阻和下拉电阻.在上拉电阻和下拉电阻的电路中,经常有的疑问是:上拉电阻为何能上拉?下拉 ...
上拉电阻及下拉电阻的作用
上拉电阻和下拉电阻可以确定引脚电平状态当MCU输出低电平时,该三极管将会截止,此时集电极一端如果没有上拉电阻将处于悬空状态,此时该引脚的电平处于不确定状 ...
ttl低电平接大电阻_电路中上拉、下拉电阻的作用及原理
上拉是将不确定信号通过一个电阻钳位在高电平,电阻同时限流作用: 下拉是将不确定信号通过一个电阻钳位在低电平. 即,电路中加上拉电阻或下拉电阻的目的是确定某个状态电路中的高电平或低电平. 1.上.下拉电 ...
硬件设计——上拉电阻与下拉电阻
上拉电阻与下拉电阻引言何为上拉电阻与下拉电阻上拉电阻下拉电阻引言在电路设计中,我们经常会看到下面的一些电路图,那么在这些电路中,不接电阻与接入电阻,电路中又会发生哪些作用,电阻在其中又起了 ...
上拉电阻、下拉电阻功能
硬件电路设计少不了加上拉电阻和下拉电阻,接下来我说明上拉电阻和下拉电阻各功能上拉电阻所谓上拉就是将电阻一端接高电平,另外一端接信号端(电阻阻值具体芯片具体分析,一般我用32芯片加10K上拉)(灌电 ...

上拉电阻的作用与计算

计算参考PDF,OC和OD门上拉电阻计算技巧。

上拉电阻的作用与计算相关推荐

最新文章

热门文章