芯准TTE宏时隙调度机制 —— 宏时隙的硬件实现

宏时隙调度机制可以简化TT帧的离线规划以及RC帧延时上限的评估。本文首先简要介绍芯准TTE交换机的多平面交换模型，然后结合宏时隙参数，分析考虑支持AS6802时间同步帧（PCF帧）和增强网络管理帧（EMP）的输出模块队列类型、长度和优先级设置，最后给出转发模块与输出模块协同的TT帧输出调度流程。输出模块中的队列类型、长度和优先级设置是芯准TTE转发平面抽象的重要组成，是芯准TTE流量规划框架TPF（Traffic Planning Framework）的基础。

1. 芯准TTE多平面交换模型

芯准TTE采用多平面交换模型，如图1所示。每个输入接口对到达的帧进行处理和分类后，将交换的TT帧、RC帧、BE帧，以及需要本地处理的AS6802时间同步帧（PCF帧）和管理帧（EMP帧）分别送到5个不同的交换平面处理。

每个交换平面确定发送数据帧的输出接口，并根据帧的输出接口将其发送到不同的输出模块。每个输出模块设置5个队列分别保存从各交换平面到达的数据帧，然后根据宏时隙机制，调度不同队列中的数据帧从输出链路发送。

芯准TTE的多平面交换有以下特点：

（1）各实现模块（输入模块、各种交换模块以及输出模块）之间采用松耦合模式，便于交换功能的裁剪和交换机端口数的修改；例如在不需要RC流量的场合，可以将RC交换平面删除，而不会影响其他模块的设计；在交换机端口数目变化时，仅需要改变交换平面输入队列的数目，而不需要改变具体的交换逻辑（如TT转发逻辑），输入和输出模块的逻辑也不需要修改；

（2）采用存储转发模式隔离各模块之间的数据流。例如，每个输入接口内部使用存储转发队列，帧只有在全部接收完成后，才被发送到交换平面。这种方法有两个优点：一是错误隔离，接收模块可以避免接收的错误帧（值域错误或时域错误）进入交换模块；二是在硬件实现上，接收的FIFO队列实现了输入接口频率（如125MHz）与转发平面频率（如200MHz）时间的转换。

2. 输出队列设置

芯准TTE交换机每个输出接口设置5个独立的队列，分别接收来自TT、RC、BE、同步和管理模块输出的帧。宏时隙调度模块根据当前时隙和时隙内的偏移信息，按照宏时隙定义的顺序，依次对各队列中的数据帧进行调度。

每个队列的设置如表1所示。其中PCF队列被映射成高优先级的RC队列。在RC时隙中，只要PCF队列中有数据，优先调度PCF队列中的帧，只有PCF队列为空时，才调度RC队列中的帧。

由于AS6802时钟同步是每个集成周期进行一次，每次同步过程中，每个SM发出一个PCF帧，每个CM发送1个压缩PCF帧（有结团时会发送多个，但这种情况应该被避免），因此可将集成周期长度（如1ms）设置为PCF帧的BAG。

表1 输出队列的特征
队列名称	优先级	大小	说明
TT	4（最高）	4KB	4KB/1Gbps=32μs，由于每个宏时隙开始后，需要清空TT队列中的TT帧，因此每个宏时隙中TT时隙最大为32μs。进一步分析见本文第三部分。
PCF	3	8KB	高优先级RC帧，在RC时隙中输出；支持最大PCF缓存延时为64μs，大于TT时隙（32μs）加上2倍保护带长度（约25μs），因此确保PCF帧不会丢弃。
RC	2	64KB	每个宏时隙中RC时隙结束时，不必清空RC队列中的数据。
EMP	1	4KB	高优先级BE帧，不确保0丢失。
BE	0（最低）	16KB	低优先级帧

由于宏时隙RC帧延时评估得到的最长队列长度MAX_RC_QLEN满足：

因此当输出接口队列长度确定后，可以反推得到离线规划时RC流的允许控制条件。例如，当RC队列长度为64KB，宏时隙长度为200μs，RC时隙长度为150μs时，可以得到：

即所有RC流的最大帧长度之和不能大于59.3KB。

3. TT帧调度流程

在芯准TTE交换机的TT交换平面中包含一个双端口的RAM，用于保存交换的TT帧。每个输入接口到达的TT帧根据离线规划结果被写入RAM中指定的位置。在特定的时隙，TT交换平面的发送控制逻辑将离线规划指定的TT帧读出后发送到特定输出模块的TT队列中。

TT交换模块与输出模块协同调度的原理如图2所示。在第i-1个宏时隙结束前，TT交换模块的发送控制逻辑需要将各端口在第i个宏时隙要发送的TT帧从TT缓冲RAM中读出，并写入相应输出接口的TT队列中，确保在第i个宏时隙开始时，每个接口的宏时隙调度逻辑可以从TT队列中读出TT帧发送。

因此，在TT交换逻辑中需要包含一个TT发送调度表，记录TT调度周期中的宏时隙i中（， ......是TT调度周期中包含的宏时隙个数），每个输出接口待发送TT帧（如果有）在TT RAM缓冲区中的地址。例如，图2所示在第i个宏时隙，输出接口0待发送的TT帧F1保存在BUFx中，而输出接口n-1待发送的帧F2保存在BUFy中，由于输出接口1没有TT帧需要发送，发送调度表中该接口表项值为null。

假设芯准TTE交换机支持背靠背的TT帧交换传输，即第i-1个时隙接收的TT帧能在第i个时隙发出，那么硬件需要保证在宏时隙i-1开始后x秒内（x<S，其中S是宏时隙长度），所有在i-1时隙接收到的TT帧都能写入TT缓冲RAM。而且x要足够小，从而S-x足够大，使得在i时隙开始前，所有输出接口应在时隙i发出的TT帧都能够被读出并写入相应的TT队列中。

从TT流量的SMT规划角度看，需要考虑单跳延时（hopdelay）和TT帧缓冲区数量（membound）这两个参数。在后续文章中，我们将对芯准TTE交换机宏时隙实现中的hopdelay和membound参数进行更加深入的分析。