31条指令单周期cpu设计(Verilog)-(七)整体代码结构

说在前面

开发环境：Vivado

语言：Verilog

cpu框架：Mips

控制器：组合逻辑

结构

sccpu：顶层模块

cpu_ins：指令译码器

cpu_opcode：控制器

其他均是基本模块（这些模块都是参照第二篇的总图设计的）

下一篇开始上代码！

31条指令单周期cpu设计(Verilog)-(七)整体代码结构相关推荐

31条指令单周期cpu设计(Verilog)-(十)上代码→顶层模块设计总结
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑设计思路按照预先设计好的数据通路图将各个模块连接起来 `timescale 1ns / 1ps mod ...
31条指令单周期cpu设计(Verilog)-(二)总体设计
目录 31条指令单周期cpu设计(Verilog)-(一)相关软件 31条指令单周期cpu设计(Verilog)-(二)总体设计 31条指令单周期cpu设计(Verilog)-(三)指令分析 ...
31条指令单周期cpu设计(Verilog)-(八)上代码→指令译码以及控制器
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑指令译码器我们需要根据一条32位的指令的结构确定是哪一条指令可以根据操作码(op)以及功能码(fun ...
31条指令单周期cpu设计(Verilog)-(五)整体数据通路图设计
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑这张图是用来干啥的? 我们在用verilog实现这个cpu的时候,一般是先把各个部件单独写一个modul ...
31条指令单周期cpu设计(Verilog)-(九)上代码→基本模块
不再赘述,直接上 mux `timescale 1ns / 1ns module mux(input [31:0] a,input [31:0] b,input choose,output reg [ ...
31条指令单周期cpu设计(Verilog)-(三)指令分析
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑鸽鸽鸽... 指令分析流程确定一条指令所需要的具体操作分析该条指令涉及的部件确定各个部件的输入输出 ...
31条指令单周期cpu设计(Verilog)-(四)数据输入输出关系表
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑表格作用这张表用于设计整体的数据通路图 (在第二篇中已经给出来了),而这张总图是用于设计Verilog ...
31条指令单周期cpu设计(Verilog)-(六)指令操作时间表设计
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑这张表格又是干啥的呢(+_+)? 废话少说,用来设计控制器的 (红色方框) 设计流程 1. 表头为3 ...
31条指令单周期cpu设计(Verilog)-(一)相关软件
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 计算机组成原理课程终于结束了,由于以下均为课程学习过程中的内容,所以难免存在各种错误,各位大佬轻喷相关软件 vivado ...

31条指令单周期cpu设计(Verilog)-(七)整体代码结构

31条指令单周期cpu设计(Verilog)-(七)整体代码结构相关推荐

最新文章

热门文章