Cortex-M3 NVIC与中断控制

一、NVIC概览 ——嵌套中断向量表控制器

NVIC 的寄存器以存储器映射的方式来访问，除了包含控制寄存器和中断处理的控制逻辑之外， NVIC 还包含了 MPU、 SysTick 定时器以及调试控制相关的寄存器。

NVIC 共支持 1 至 240 个外部中断输入（通常外部中断写作 IRQs）。具体的数值由芯片厂商在设计芯片时决定。此外， NVIC 还支持一个“永垂不朽”的不可屏蔽中断（ NMI）输入。

NVIC 的访问地址是 0xE000_E000。所有 NVIC 的中断控制/状态寄存器都只能在特权级下访问。不过有一个例外——软件触发中断寄存器可以在用户级下访问以产生软件中断。所有的中断控制／状态寄存器均可按字／半字／字节的方式访问。

二、中断配置

寄存器	名称	类型	地址	复位值
ICTR	中断控制类型寄存器	只读	0xE000E004	由配置定义
STIR	软件触发中断寄存器	只写	0xE000EF00	—
NVIC_ISER0~NVIC_ISER15	中断置使能寄存器	可读可写	0xE000E100~0xE000E13C	0x00000000
NVIC_ICER0~NVIC_ICER15	中断清使能寄存器	可读可写	0xE000E180~0xE000E1BC	0x00000000
NVIC_ISPR0~NVIC_ISPR15	中断置请求寄存器	可读可写	0xE000E200~0xE000E23C	0x00000000
NVIC_ICPR0~NVIC_ICPR15	中断清请求寄存器	可读可写	0xE000E300~0xE000E2BC	0x00000000
NVIC_IABR0~NVIC_IABR15	中断活跃位寄存器	只读	0xE000E300~0xE000E33C	0x00000000
NVIC_IPR0~NVIC_IPR15	中断优先级寄存器	可读可写	0xE000E400~0xE000E7EC	0x00000000

1、中断的使能与除能（SETENA/CLRENA）

2、中断置请求与清请求（SETPEND/CLRPEND）

如果中断发生时，正在处理同级或高优先级异常，或者被掩蔽，则中断不能立即得到响应。此时中断被悬起。

3、中断活跃位寄存器

ACTIVE寄存器族 0xE000_E300_0xE000_E31C

4、PRIMASK与FAULTMASK特殊功能寄存器
PRIMASK 用于除能在 NMI 和硬 fault之外的所有异常，它有效地把当前优先级改为 0 （可编程优先级中的最高优先级）。该寄存器可以通过 MRS和 MSR 以下例方式访问：
1. 关中断

MOV R0, #1

MSR PRIMASK, R0

2. 开中断
MOV R0, #0

MSR PRIMASK, R0

此外，还可以通过CPS指令快速完成上述功能：

CPSID i ;关中断

CPSIE i ;开中断

FAULTMASK更绝，它把当前优先级改为‐1。这么一来，连硬fault都被掩蔽了。使用方案与PRIMASK的相似。但要注意的是，FAULTMASK会在异常退出时自动清零。掩蔽寄存器虽然能一手遮天，却都动不了NMI，因为NMI是用在最危急的情况下的。因此系统为它开出单行道，无需挂号只是不要迟到。当NMI激活时，“谁都是省略号，唯独是你不得了，第一优先谁比你重要”

5、BASEPRI寄存器

更精巧的设计中，需要对中断掩蔽进行更细腻的控制——只掩蔽优先级低于某一阈值的中断——它们的优先级在数字上大于等于某个数。那么这个数存储在哪里？就存储在BASEPRI中。不过，如果往BASEPRI中写0，则另当别论——BASEPRI将停止掩蔽任何中断。

6、其它异常配置寄存器

用法fault，总线fault以及存储器管理fault都是特殊的异常，因此给它们开了小灶。其中，它们的使能控制是通过“系统Handler控制及状态寄存器(SHCSR)”（地址：0xE000_ED24）来实现的。各种faults的悬起状态和大多数系统异常的活动状态也都在该寄存器中

中断控制及状态寄存器ICSR。对于NMI、SysTick定时器以及PendSV，可以通过此寄存器手工悬起它们。另外，在该寄存器中，有好多位段都用于调试目的。在大多数情况下，它们对于应用软件都没有什么用处，只有悬起位对应用程序常常比较有参考价值。

三、软件中断

软件中断，包括手工产生的普通中断，能以多种方式产生。最简单的就是使用相应的SETPEND寄存器；而更专业更快捷的作法，则是通过使用软件触发中断寄存器STIR

软件触发中断寄存器STIR（地址：0xE000_EF00）

注意：系统异常（ NMI，faults， PendSV等），不能用此法悬起。而且缺省时根本不允许用户程序改动NVIC寄存器的值。如果确实需要，必须先在NVIC的配置和控制寄存器(0xE000_ED14)中，把比特1（USERSETMPEND）置位，才能允许用户级下访问NVIC的STIR。

四、SysTick定时器

SysTick定时器被捆绑在NVIC中，用于产生SysTick异常（异常号： 15）。

Cortex-M3处理器内部包含了一个简单的定时器。因为所有的CM3芯片都带有这个定时器，软件在不同 CM3器件间的移植工作就得以化简。该定时器的时钟源可以是内部时钟（ FCLK， CM3上的自由运行时钟），或者是外部时钟（CM3处理器上的STCLK信号）。不过， STCLK的具体来源则由芯片设计者决定，因此不同产品之间的时钟频率可能会大不相同。因此，需要检视芯片的器件手册来决定选择什么作为时钟源。
SysTick定时器能产生中断， CM3为它专门开出一个异常类型，并且在向量表中有它的一席之地。它使操作系统和其它系统软件在CM3器件间的移植变得简单多了，因为在所有CM3产品间，SysTick 的处理方式都是相同的。

SysTick控制及状态寄存器（地址：0xE000_E010）

SysTick重装载数值寄存器（地址：0xE000_E014）

SysTick当前数值寄存器（地址：0xE000_E018）

SysTick校准数值寄存器（地址：0xE000_E01C）

校准值寄存器提供了这样一个解决方案：它使系统即使在不同的CM3产品上运行，也能产生恒定的SysTick中断频率。最简单的作法就是：直接把TENMS的值写入重装载寄存器，这样一来，只要没突破系统的“弹性极限”，就能做到每10ms来一次 SysTick异常。如果需要其它的SysTick异常周期，则可以根据TENMS的值加以比例计算。只不过，在少数情况下， CM3芯片可能无法准确地提供TENMS的值（如， CM3的校准输入信号被拉低），所以为保险起见，最好在使用TENMS前检查器件的参考手册。

Cortex-M3 NVIC与中断控制相关推荐

Cortex M3 NVIC与中断控制
Cortex M3 NVIC与中断控制宗旨:技术的学习是有限的,分享的精神是无限的. 一.NVIC概览 --嵌套中断向量表控制器 NVIC 的寄存器以存储器映射的方式来访问,除了包含控制寄存器和中断 ...
Cortex‐M3的Faults异常究竟是什么？
关注+星标公众号,不错过精彩内容作者 | strongerHuang 微信公众号 | strongerHuang 有许多朋友在学习,或者开发STM32时都遇到过HardFault_Handler的情 ...
Cortex M3内核架构
CortexM3内核架构宗旨:技术的学习是有限的,分享的精神是无限的. 1.ARMCortex-M3处理器 Cortex-M3处理器内核是单片机的中央处理单元( CPU). 完整的基于CM3的MCU ...
cortex m3的操作模式和状态
1.操作状态(operation state): debug state:处理器在调试器发起halt或匹配到断点时,会进入debug state并停止执行指令. thumb state:处理器正在运行 ...
Cortex、ARMv8、arm架构、ARM指令集、soc？Cortex A8、A9都是ARMv7a 架构；Cortex M3、M4是ARMv7m架构；前者是处理器（内核）后者是指令集的架构（架构）
架构组成元素的指令集状态或者语法thumb指令集与arm指令集的区别例如thumb指令集是什么_thumb指令集与arm指令集的区别以及thumb-2的关系在下一文中介绍,本文暂时不讨论有粉丝问我到 ...
Cortex-M0(5)---Cortex-M0【中断向量表】【中断控制和系统控制
Cortex-M0[中断向量表][中断控制和系统控制][硬件错误后仿真器的作用] Cortex-M0中断向量表: __Vectors DCD __initial_sp ...
Cortex M3 Bit-banding简介
http://blog.csdn.net/shevsten/article/details/7676397 Cortex M3 Bit-banding简介分类: ARM MCU2012-06-19 ...
cortex m3 开源_开源增强现实耳机，Steam的125M有效帐户等
cortex m3 开源您好,开放游戏迷! 在本周的版本中,我们将了解Steam的1.25亿活跃帐户和Game Developers Conference,这是一个开源增强现实头戴设备,Linux游 ...
软件和硬件都是对生活的高度抽象---论中断控制（ARM体系编程）
不同的芯片体系设计在集成电路系统设计阶段其实都遵循大体一致的设计思想,芯片设计发展那么多年,真正为人所熟知的就是X86架构和ARM架构,当然还有日渐没落的MIPS,其他都是一些简单的控制器芯片体系.而 ...

Cortex-M3 NVIC与中断控制

Cortex-M3 NVIC与中断控制相关推荐

最新文章

热门文章