Landscape-施密特版图触发器设计
（1）Library Manager界面点击 File 菜单,出现下拉菜单,选命令 New→Cell View,出现 “Creat New File 对话框。 ”
（2）在对话框Cell Name项中输入新库名st。在对话框Tool选项后选择Virtuoso。点击ok
（3）版图设计LSW各个工艺层的对应标号如下所示：
AA：有源区
NW：N阱
PW:P阱
GT： 栅极多晶硅
SP：P+注入
SN: N+注入
M1: 金属层1
M2: 金属层
（4）按照所设计电路图，进行版图设计。查找版图工艺库要求，采用如下版图设计尺寸规则（部分主要规则）所示：
N阱层相关的设计规则：
编号 描述 尺寸（μm） 目的与作用
1.1 N阱最小宽度 1.60 保证光刻精度和器件尺寸
1.2 N阱最小间距 1.00 防止不同电位的阱之间相互干扰
1.3 N阱内N阱覆盖P+ 0.20 保证N阱四周的场注入N区环的尺寸
P+、N+有源区层相关的设计规则：
编号 描述 尺寸（μm） 目的与作用
2.1 P+、N+有源区宽度 0.30 保证器件尺寸、减少沟道效应
2.2 P+、N+有源区间距 0.30 减少寄生效应
Poly层相关的设计规则：
编号 描述 尺寸（μm） 目的与作用
3.1 多晶硅最小宽度 0.30 保证多晶硅线条的必要电导
3.2 3.2 0.18 防止多晶硅连线
3.3 多晶硅伸出有源区 0.17 保证源、漏区以栅长为界而隔离
Metal层相关的设计规则：
编号 描述 尺寸（μm） 目的与作用
4.1 金属宽度 0.16 保证金属线的良好电导
4.2 金属间距 0.17 防止金属条连条
Contact层相关的设计规则：
编号 描述 尺寸（μm） 目的与作用
5.1 接触孔大小 0.16×0.16 保证与金属布线的良好接触
5.2 不同层金属接触孔大小 0.19×0.19 保证接触，防止断条
版图具体结构设计
由于课程设计所采用的施密特触发器具有较好的对称性，所以PMOS、NMOS对称分布。对于PMOS，三个PMOS分布在同一个N阱中，共用一个体，可以节省空间。其中两个PMOS串联。PMOS的栅、源、漏以及体极连接方式以及分布如图3.3.1所示。NMOS采用与PMOS对称的结构，如图3.3.2所示。
对于PMOS，三个PMOS分布在同一个N阱中，共用一个体，可以节省空间。其中两个PMOS串联。PMOS的栅、源、漏以及体极连接方式以及分布如图3.3.1所示。
CMOS电路中把PMOS管的源及其衬底接VDD, NMOS管的源和衬底接VSS;由于衬底是低掺杂的,为了形成衬底和金属的欧姆接触,在衬底的连接区域要进行重掺杂。
Landscape-施密特版图触发器设计相关推荐
- multisim仿真D触发器设计的模六计数器并在数码管显示0-5
D触发器设计的模6计数器 设计思路从000计数到101,并用卡诺图进行化简,没有输出为摩尔型 用quartus仿真看波形 BCD译码 选择74LS48芯片,将D触发器输出Q2Q1Q0对应接到输入管脚C ...
- 杭电数字电路课程设计-实验十-JK触发器设计实验
JK触发器设计 实验目的 实验要求 实验原理 程序代码 电路管脚图 引脚配置文件 工程文件 实验目的 学习JK触发器的原理与设计方法: 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和 ...
- educoder锁存器和触发器设计之主从D触发器设计+门控D锁存器设计
D触发器设计(下降沿) 任务描述 本关任务:在Logisim中,用两个D锁存器级联构建主从式D触发器,要求下降沿触发. 相关知识 在电平敏感型锁存器中,在时钟信号有效(如Clk=1)期间,锁存器的状态 ...
- 用jk触发器构成二分频电路_如何用下沿触发JK触发器设计一个同步二,四分频电路？...
展开全部 沿触发的JK触发器设计一同32313133353236313431303231363533e78988e69d8331333431353962步时序电路,其状态图如下图所示,要求电路使用的门 ...
- 用labview设计jk触发器_基于LabVIEW的基本触发器设计.doc
您所在位置:网站首页 > 海量文档  > 计算机 > Labview 基于LabVIEW的基本触发器设计.doc15页 ...
- 【FPGA】D触发器的设计并调用D触发器设计4位串行移位寄存器
D触发器的设计并调用D触发器设计4位串行移位寄存器: 1.设计原理 D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电 ...
- 计算机系统 cmos电路图,CMOS集成电路版图TannerL-Edit设计入门
<CMOS集成电路版图TannerL-Edit设计入门>由会员分享,可在线阅读,更多相关<CMOS集成电路版图TannerL-Edit设计入门(69页珍藏版)>请在人人文库网上 ...
- D触发器设计同步12进制加计数器
要求: 1.利用D触发器设计一个同步12进制的加法计数器,写出设计过程: 2.用Multisim进行仿真,借助逻辑分析仪,观察波形图. 步骤: 首先列出同步十二进制加法计数电路的状态表 确定激励方程组 ...
- （41）Verilog HDL D触发器设计
(41)Verilog HDL D触发器设计 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL D触发器设计 5)结语 1.2 FPGA简介 FPG ...
- 集成电路CAD设计：芯片焊盘及版图布局设计
一.目的: 1.掌握Cadence Virtuoso快捷键技巧,学会使用Cadence进行原理图设计.版图设计.原理图仿真. 2.实验使用AMI 0.6u C5N工艺,了解NCSU Cadence设计 ...
最新文章
- 67道 Python自动化面试题
- 第五十二课、命令行参数的应用------------------狄泰软件学院
- 《openssl 编程》之 RSA（转）
- 计算机专业顶尖会议论文,校友胡一公获计算机系统领域顶级会议ASPLOS 2019最佳论文奖...
- 0710 mux协议的作用（ppp拨号时如何和gprs进行at指令交互）
- linux的mysql小记
- Java String 对象，你真的了解了吗？| CSDN 博文精选
- java实现使用JDBC-ODBC桥操作数据库。
- ios 程序中安装 描述文件
- 1156 十个成绩排序
- 树——牛客网刷题第二波
- igh+preempt_rt主战搭建
- java aes iv_java AES加密解密
- AAT美式发音学习资源
- 关于BeanUtils.populate
- 使用Selenium IDE进行自动化测试
- Oracle 数据库表空间的管理
- VBA字符串操作：从右向左截取特定分隔符后的内容
- java购物车设计_Java面向对象课程设计——购物车
- 震惊全国的汶川大地震