大规模集成电路 (LSI)测试技术包括测试生成技术、响应鉴别技术、测试仪技术和易测设计技术等。LSI 电路的测试方法，首先是针对大规模集成存储器和微处理器这类数字电路的。数字集成电路功能测试的一般过程是：将一系列逻辑信号(由“1”、“0”组合的测试码)加到被测电路的输入端，同时将输出响应信号与预期设置的标准信号进行比较。

中文名

大规模集成电路测试技术

外文名

LSI testing technology包    括

测试生成技术、响应鉴别技术

对    象

大规模集成存储器

大规模集成电路测试技术常用技术

编辑

语音

测试生成技术　生成测试序列(即测试码的集合，亦称测试图案)的技术。主要的方法有三种。①随机产生：用硬件产生大量伪随机信号作为测试序列。此法的优点是图案数据量大、速度高，不需要用输入测试图案存储器，测试仪简单；缺点是有产生“不合法”图案的可能性，造成不确定状态。②算法产生：按照简单的算法，利用硬件实时产生测试序列。此法容易高速产生长而规则的图案,不需要图案存储器,特别适合大规模集成存储器的功能测试。③程序生成：由大型计算机执行测试生成程序而自动生成测试序列。测试生成程序是根据各种测试生成算法设计的。测试生成算法复杂、生成速度慢，因而必须利用图案存储器储存所生成的图案。这种方法适合电路研制部门使用。在无自动生成手段或自动生成的测试序列不够完全时，也可用人工方法编制全部或部分测试序列，但人工生成花费时间较多。

响应鉴别技术　获得预期标准响应，以鉴别被测电路的输出响应是否正确的技术。采用的方法有：①自检：将被测电路插入实用系统，根据系统执行应用程序(或诊断程序)操作的结果鉴别被测电路的功能是否正常的自测方法。这种方法的主要优点是测试在实用环境下进行，无需专用测试设备，经济简便。但测试条件受到限制,测试灵活性差，唯有LSI电路需用量少的用户采用此法。②实时比较：由硬件(如被测电路的标准品或仿真器)实时产生预期响应与被测电路响应进行比较(图1a)。实时比较方式不需要大容量存储器存储测试序列和标准响应的数据，因而测试设备简单。在更改测试序列时，预期响应自动产生相应的变化，所以使用方便。随机产生测试时，因测试序列很长，特别适于采用这种比较方式。但比较方式对标准电路的依赖性很大，当每种被测电路测试时都要有相应的标准品。③存储比较：将所产生的标准响应事先存入大容量存储器，测试前调入高速测试图案缓冲存储器，测试时从中取出再与被测响应比较(图1b)。这种方式获得预期响应的方法有程序生成、标准电路产生和人工编制等。其主要优点是测试时不再依赖标准电路，特别适于电路性能分析测试使用。但必须使用大容量存储器和高速图案缓冲存储器，测试设备复杂。④压缩比较：将被测响应和预期响应通过图案压缩器压缩后进行比较，可避免大量比较和储存输出数据(图1c)。此法测试设备简单，特别适合现场维修用。数据压缩方法有跳变计数法和特征分析法等。前者是计数输出响应中“0”到“1”和“1”到“0”的跳变次数；后者是利用特征分析器而形成特征码。　测试议技术测试仪按功能有专用测试仪和通用(综合)测试仪两类。①专用测试仪:专门测试一种或一类电路的测试设备，如存储器测试仪、微处理器测试仪、手表电路测试仪等。这类测试仪主要用于电路的生产测试和验收测试。②通用测试仪：具有测试多种电路的能力。这类设备主要用在电路的研究与试制阶段，进行各种特性测量、功能检验和结果分析等。

LSI测试系统由测试硬件和测试软件组成,典型硬件结构。硬件结构中除计算机部分外，就是测试仪和测试处理器。测试处理器控制测试仪的所有单元，而测试仪包括功能测试和参数测试两部分。　功能测试部分的测试图案产生器，可以是算法图案产生器,也可以是存储图案产生器,或是二者的结合。定时信号产生器产生时钟信号和选通信号。时钟信号与测试码通过波形格式器形成输入的测试信号，而选通信号确定输出信号的检测时间。管脚电路包括输入驱动器和输出检测器,前者决定输入信号的电平,后者检测输出信号的电平。此外，还有逻辑比较器供功能鉴别使用。程序电源中有的给管脚电路提供输入、输出高低电平的基准，有的给被测电路提供工作电压。失效分析存储器储存测试过程中的失效信息。

参数测试部分的直流参数精密测试单元，是个能够加电压测电流和加电流测电压的部件，供精密测量电路直流参数使用。交流参数精密测试单元多为选购件，供精密测量电路交流(时间)参数使用。

软件结构是自动测试系统的重要组成部分，其组成依测试系统的规模而异，一般包括四方面的软件。①操作系统：包括外设管理、文件管理、存储管理和其他实用程序；②运行系统：包括测试监控程序、器件测试程序和系统诊断程序；③开发系统：包括测试程序的编辑程序、编译程序和测试实用程序(供算法图案产生和存储响应的模拟与仿真用)；④报告系统：包括测试分析程序和数据简化程序。

易测设计技术

电路设计时采取的增加易测性的措施，即采用易测结构和自测方法。因为数字电路越复杂，其测试生成就越困难，对于高度时序电路更是如此。这就要求逻辑和芯片设计者在设计电路时必须考虑电路是否容易测试的问题，即需要进行电路的易测设计。

词条图册

更多图册