Cadence Allegro（2）：建立元器件Library
Cadence Allegro（2）：建立元器件Library
前提摘要
PCB设计版本：
- 原理图设计：Design Entry CIS 16.6
- 焊盘设计 ：Pad Designer 16.6
- PCB设计 ：PCB Editor 16.6
个人说明：
限于时间紧迫以及作者水平有限，本文错误、疏漏之处恐不在少数，恳请读者批评指正。意见请留言或者发送邮件至：noahpanzzz@gmail.com，2023年5月于江苏东台。
参考教程
- 于争博士cadence视频教程(60集全)，软件版本Cadence Allegro 15.7
- 小哥Cadence Allegro132讲字幕版PCB设计视频教程，软件版本Cadence Allegro 16.6
正文
笔者这里以ESD举例。
新建Library，选择菜单File->New->Library。
将Library另存为到自己的文件夹。
新建Part，设置具体参数，点击OK，进入元器件Symbol编辑界面。
Name：元器件的名称。
Part Reference Prefix：元器件编号的关键字母。
PCB FootPrint：元器件封装。
Create Convert View：创建元器件的等效图形形式。
Multiple-Part Package：元器件多个逻辑部件。
Parts per Pkg：元器件的逻辑部件数目。
Package Type：逻辑部件的类型，Homogeneous，多个逻辑部件的图形形状完全一样。Heterogeneous，多个逻辑部件的图形形状不完全一样。
Part Numbering：逻辑部件的编号，Alphabetic：字母。Numeric：数字。
Pin Number Visible:元器件的引脚号是否显示。
Part Aliases：创建元器件别名。
Attach implementation：附加实现，（怀疑跟仿真模型有关）。
笔者认为在新建元器件时，可以不添加PCB Footprint,可以在原理图设计完成之后，在统一添加PCB Footprint。
同时笔者建议初学者在建立元器件时，尽量少设置多逻辑部件（因为在看于争博士教程的时候，在原理图中存在多个元器件时，需要设置元器件属性）。
绘制几何图形，由于ESD图形为异形，这是需要提前按住shift，才能画非直角线，然后选择菜单Place->Polyline。
这里绘制两个三角形。
给三角形填充颜色，双击其中一个三角形，将Fill Style填充为Solid。
画两个三角形中间的线，折线同样需要提前按住shift，然后选择菜单Place->Line。由于线不在栅格点上，需要先去菜单栏Options->Preferences取消勾选Pointer snap to grid。双击线，并将Line Width改为Default。
添加Pin脚，菜单栏Place->Pin。
调整元器件边界，同时取消Pin Name显示。
首先需要区分Pin Number和Pin Name不能写反了。同样需要保证Pin Number一定不能写错，这关系元器件Symbol与对应的Footprint的pin脚对应。
总结
本文均为原创，欢迎转载，请注明文章出处：https://blog.csdn.net/ZipingPan/article/details/130715962。百度和各类采集站皆不可信，搜索请谨慎鉴别。技术类文章一般都有时效性，本人习惯不定期对自己的博文进行修正和更新，因此请访问出处以查看本文的最新版本。
Cadence Allegro（2）：建立元器件Library相关推荐
- Cadence Allegro 设计流程学习记录
Cadence Allegro 设计流程学习记录 前提摘要 软件设计版本: 电路仿真软件:NI Multisim 14.0,TINA-TI. 原理图设计:Design Entry CIS 16.6. ...
- Cadence Allegro贴片和插件元器件封装制作流程总结
目录 1. 0805电阻封装的制作 1.1 计算焊盘尺寸 1.2 制作焊盘(用于生成*.pad) 1.2 封装制作(生成*.dra) 1.3 设置参数.栅格grid和原点 1.4 放置焊盘 1.5 放 ...
- Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法
一个学习信号完整性的layout工程师 大家在进行Layout设计时,最重要就是导入网表,放入元器件,然后进行走线.那其中的元器件就是今天和大家分享的一点,不管是阻容感,还是各种IC.连接器都是有封装 ...
- cadence SPB17.4 建立CIS数据库的原理图库
前言 将cis库的db建立好了. 准备做原理图库,然后试试在新建的原理图中,是否可以放置CIS库中的原理图库中的元件. 笔记 启动capture and cis 选择 Capture and CIS ...
- 4.1什么叫作PCB封装？它的分类一般有哪些？ Cadence Allegro软件制作PCB封装的一般流程是什么？
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...
- Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4
目录 Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4 一.创建工程文件夹 二.建立原理图工程 三.创建元件库 绘制元件库符号实例 简单的元件,比如AT ...
- 【Cadence使用】PCB元器件匹配3D模型
文章目录 元器件模型下载 设置Cadence 3D模型路径 元器件3D模型绑定 查看PCB板3D模型 Cadence支持制作及查看PCB板的3D模型.想要生成较逼真的PCB板模型,需要对PCB板上的每 ...
- OrCAD 与 Cadence Allegro PCB 入门 - 以 16.6版本为例 （3）
来源https://blog.csdn.net/HururuKun/article/details/79606540 OrCAD 与 Cadence Allegro PCB 入门 - 以 16.6版本 ...
- 使用Ultra Librarian生成Cadence Allegro的PCB封装库和OrCAD Capture CIS的原理图库
一.生成Cadence Allegro的PCB封装库 1.1 从网上下载元器件的bxl文件(一般TI官网上比较齐全) 1.2 打开Ultra Librarian软件,Load Data打开bxl文件, ...
最新文章
- bash脚本【一】——批量处理文件
- js中给数组中对象去重
- java中输入char类型_java中如何输入char类型
- 测量仪图片_南昌高度仪价格,大行程非标影像测量仪组装
- plupload怎么设置属性_腾达无线路由器怎么设置，这些是你要知道的
- 如何把报表放到网页中显示（Web页面与报表简单集成例子）
- 智遥工作流——会签与多人审批区别
- 用C语言实现小写金额转大写
- 如何绘画Q版古风人物,超简单超实用，一学就会！
- 如何理解vue中的Dep类，太绕了
- 【第六篇】Qt学习与使用---在qt中打印PDF文件（不是生成PDF）
- 2G和3G网络制式上下行频率、速率比较
- python计算连续复利_复利的Python程序
- WINDOWS服务器性能监控器的监视以及邮件预警配置
- 2019计算机专业好的专科学校,2021大专报什么专业比较好 最有前途的热门专业
- windows7更换系统时间服务器,Windows7系统更改时间同步服务器
- ESP8266-Arduino编程实例-PCF8563实时时钟(RTC)驱动
- spring-cloud-alibaba 版本说明
- vivado [Runs 36-335] DCP is not a valid design checkpoint问题解决方法
- bolt在java_Storm Bolt接口