【数字电路】组合逻辑电路
【数字电路】组合逻辑电路
- 写在前面
- 4.1 组合逻辑电路概述
- 4.2 分析与设计方法
- 组合逻辑电路的分析
- 组合逻辑电路的设计
- 4.3 常用的组合逻辑电路
- 编码器
- 译码器
- 数据选择器（多路选择器）
- 加法器
- 数值比较器
- 4.4 用中规模集成电路实现（3出2）
- 译码器
- 数据选择器
- 加法器
- 4.5 组合逻辑电路的竞争和冒险
- 竞争与冒险现象
- 检查方法
- 竞争-冒险现象的消除
写在前面
本系列文章用于哈工大（威海）数字电路复习，基于石代锋老师2020年为软件专业同学所讲述的数字逻辑设计的ppt和录课，本系列文章已完结，目录链接：【数字逻辑设计】复习大纲。
4.1 组合逻辑电路概述
- 分类数字电路根据完成逻辑功能的不同，分为组合逻辑电路和时序逻辑电路。
- 组合逻辑电路的特点：
- 仅与当下有关，无记忆功能
- 由逻辑门组成且不含反馈路径
4.2 分析与设计方法
组合逻辑电路的分析
- 一般步骤：
- 从给定逻辑图列表达式
- 表达式列真值表
- 文字概括功能
- 举例：
组合逻辑电路的设计
- 要求（最佳逻辑电路）：
- 数目最少，种类最少，连线最少
- 满足速度要求，使得级数最少以减少延迟
- 功耗小，工作稳定
- 一般步骤：
- 逻辑抽象：根据文字确定输入输出，逻辑赋值画真值表
- 写表达式：根据为1的项写最小项表达式
- 确定器件
- 将表达式化简，变换为器件可用的形式
- 画出电路图
- 举例：
4.3 常用的组合逻辑电路
编码器
- 目的：将数字编成对应进制的码
- 分类：
普通编码器：任意时刻只能有一个信号为1
二进制优先编码器：允许同时在n个输入端有多个输入信号有效，按优先权最高的进行编码
- 8项-3线优先编码器74LS148：
- 8项-3线优先编码器74LS148：
10项-4线优先编码器74LS147：
译码器
- 目的：将对应进制的码输出唯一的信号
- 常见译码器：
2线-4线译码器：
集成3线-8线译码器（74LS138）：
集成4线-10线译码器（74LS42）：
显示译码器：
- LED显示器-数码管：通过共阴极或共阳极的方法：
- LED显示器-数码管：通过共阴极或共阳极的方法：
数据选择器（多路选择器）
- 基本概念：每次在地址控制下，选择一路输出（这一路可以是0或1，不一定）。输入N=2nN = 2^nN=2n，其中n是地址位数
- 集成双4选1数据选择器74HC153：
- 集成8选1数据选择器74HC151：
加法器
- 一位加法器：
半加器：不考虑低位进位，向高位进位
全加器：
- 多位加法器：
- 串行进位加法器：将多个全加器的CO传递给CI，延迟时间较长
- 超前进位加法器：通过带入，消去无关项
数值比较器
- 作用：比较同样位数的二进制，输出大小关系
- 一位数值比较器：
- 多位数值比较器：从高到低位比较
4.4 用中规模集成电路实现（3出2）
译码器
- 译码器的输出为¬mi\neg m_i¬mi写出最小项之和，二次取反，变成与非-与非式
- 用二进制译码器和与非门实现
数据选择器
- 地址变量为n，则数据选择器输出具有标准与或式的形式，Y=∑02n−1DimiY = \sum_0^{2^n-1} D_im_iY=∑02n−1Dimi，通过DiD_iDi来选择即可
加法器
4.5 组合逻辑电路的竞争和冒险
竞争与冒险现象
- 竞争：因为延迟导致的时间先后不同，竞争不一定会产生冒险
- 冒险：由于竞争产生的尖峰脉冲（毛刺）
- 1型冒险：毛刺为正。
- 0型冒险：
- 1型冒险：毛刺为正。
检查方法
- 代数识别法：
竞争-冒险现象的消除
- 接入滤波电容：缓冲了毛刺，但同时也使波形边沿变斜。
- 引入选通脉冲法：变化瞬间封锁，稳定后开门。作用时间和极性要合适。
- 修改逻辑设计法：增加冗余项，在相切处添加卡诺圈即可。
【数字电路】组合逻辑电路相关推荐
- 数字电路-组合逻辑电路
摘要:本章将重点介绍组合逻辑电路的特点以及组合逻辑电路的分析方法和设计方法.首先讲述组合逻辑电路的共同特点和一般的分析方法和设计方法.然后就几种常用且经典的组合逻辑电路模块,从分析或设计的角度进行解读 ...
- 数字电路之组合逻辑电路
文章目录 思维导图 逻辑门 加法器 比较器 代码转换器 译码器与编码器 数据选择器(多路复用器) 多路分配器 奇偶校验器 逻辑门对应布尔运算,逻辑门组合对应布尔表达式,逻辑门组合的相互转换对应布尔表达 ...
- 数字电路基础知识——组合逻辑电路（奇偶校验电路、数据比较器的设计）
数字电路基础知识--组合逻辑电路(奇偶校验器.比较器的Verilog设计) 本次主要介绍组合逻辑电路中的奇偶校验电路以及比较器的设计,以及相干的实例来熟悉这两种电路. 一.奇偶校验电路 奇偶校验码 奇 ...
- 数字电路实验一 组合逻辑电路的设计预实验报告
数字电路实验一 组合逻辑电路的设计 ---用与非门74LS00,74LS20设计制作一个三人表决电路 (验证性实验) 预习要求: 1.查资料画出74ls00和74ls20芯片引脚图排列图,画出逻辑符号 ...
- 数字电路基础知识——组合逻辑电路实现一些简单逻辑电路 （一）（用Verilog实现：绝对值函数运算（补码问题），取对数函数（移位寄存器），取整函数）
数字电路基础知识--组合逻辑电路实现一些简单逻辑电路 (一)(用Verilog实现:绝对值函数运算(补码问题),取对数函数(移位寄存器),取整函数) 在数字逻辑设计中,本节介绍绝对值运算函数如何用Ve ...
- IC验证必备的数字电路基础知识（二）：组合逻辑电路
参考教材:数字电路与逻辑设计(第2版)邬春明 目录 1. 组合逻辑电路分析 2. 组合逻辑电路设计( 重点,设计视角,以练题为主) 3. 竞争冒险 4. 组合逻辑电路 4.1. 编码器 4.2. 译码 ...
- 数字电路中的组合逻辑电路
根据逻辑功能的不同特点,可以将数字电路分成两大类,一类为组合逻辑电路,一类为时序逻辑电路. 在组合逻辑电路中,任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关. 组合逻辑电路的输出与电路的历 ...
- 数字电路和模拟电路-5组合逻辑电路分析与设计
目录 一.逻辑代数 1.复习一下之前学习的基本公式 2.知识点:最小项 二.逻辑函数的卡诺图化简法 1.相邻最小项 2.卡诺图 3.用卡诺图表示逻辑函数 三.组合逻辑电路的分析方法 1.组合逻辑电路的 ...
- 数字电路 常用组合逻辑电路
文章目录 4.3.1 编码器 4.3.2 译码器 4.3.3 数据选择器 4.3.4 加法器 4.3.5 数值比较器 4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争-冒险现象及成因 4.4. ...
- 试用与非门和异或门设计一个组合逻辑电路来判断输入的四位二进制数能否被5整除(0可被5整除), 若可被整除则输出F=1, 否则F=0(山东大学二〇二〇年数字电路906综合题第4题)(全网第一手资料)
(15分)4.试用与非门和异或门设计一个组合逻辑电路来判断输入的四位二进制数能否被5整除(0可被5整除), 若可被整除则输出F=1, 否则F=0. 根据题目的描述, 可以得到本题的真值表. 第4题真值 ...
最新文章
- java怎么自动提示关键词_Eclipse 实现关键字自动补全功能
- php 枚举类型比较,java 枚举类比较是用==还是equals？
- Python入门进阶篇（六）字典的介绍
- python清空集合_python集合删除多种方法详解
- Several ports (8005, 8080, 8009) required by Tomcat v7.0 Server at localhost are解决方法
- Spring Boot基础学习笔记13：路径扫描整合Servlet三大组件
- redis压力测试工具-----redis-benchmark
- Java:JDBC(Mysql)
- 网络编程(基于udp协议的套接字/socketserver模块/进程简介)
- 【JavaScript 6连载】三、构造函数
- 韩立刚《计算机网络》| 第5章 传输层
- 百度NLP词 语相似度接口Demo
- .NET/C# 阻止屏幕关闭，阻止系统进入睡眠状态
- java 首字母小写_Java中属性名首字母大小写问题
- 2022鲁大师评测沟通会开启汽车评测新赛道
- .mat文件转TIF图片文件，python代码
- Java网课笔记整理
- JAVA 导出Excel 单元格合并
- hdu 1276 士兵队列训练问题 （详解）
- 三菱伺服e6、e7报警显示、常见报警处理