计算机组成原理组合逻辑电路

§1 组合逻辑电路 所谓组合逻辑电路，是指该电路在任一时刻的输出，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关。从电路结构上看，组合逻辑电路仅由门电路组成，电路中无记忆元件，输入与输出之间无反馈。 §1 组合逻辑电路 常见的编码器有以下三种： (1) 二进制编码器 这是一种全编码器，其输入信号的个数m=2n，输出信号的位数为n。例如：8线－3线编码器的输入信号个数为8，输出信号的位数为3；16线－4 线编码器的输入信号个数为16，输出信号的位数为4。 §1 组合逻辑电路 §1 组合逻辑电路 (2) 二－十进制编码器 将十进制的十个数码0～9用四位二进制代码来表示的电路，称为二－十进制编码器。在这个电路中，m=10，n=4，显然它属于部分编码。 二－十进制编码器又可分为NBCD码编码器、余3码编码器等。  §1 组合逻辑电路 (3) 优先编码器 前面提到的一般编码器，输入信号是互相排斥的。而优先编码器则不同，它允许几个信号同时输入，但是，只对其中优先级最高的输入进行编码，不理睬级别低的输入。如：8线－3线优先编码器的f7的优先级别最高，f0 的优先级别最低。 这样的编码器可以被用来作为中断及中断向量发生器。  §1 组合逻辑电路 §1 组合逻辑电路 常见的译码器有： (1) 二进制译码器 这是一种全译码器，如两位二进制代码，将译出四个信号，称为2－4译码器，三位二进制代码，将译出八个信号，称为3－8译码器；四位二进制代码，将译出十六个信号，称为4－16译码器。当输入为某一组合时，对应的仅有一个输出端为“1”(或为“0”)，其余的输出端均为“0”(或为“1”)。 译码器中常设置“使能”控制端(E/E)，当该端无效时，译码器的功能被禁止，此时所有输出均无效。 §1 组合逻辑电路 74138有6个输入端，其中A、B、C为译码输入端，E3、E2、E1为使能端，为了使该片能正常工作，其值依次是1、0、0。 §1 组合逻辑电路 (2) 二－十进制译码器 将二－十进制代码译成对应的十进制数码0～9，称为二－十进制译码器，其n=4，m=10，故属于部分译码。 §1 组合逻辑电路 (3) 显示译码器 七段数码显示器的每一段是一个发光二极管，排成一个“日”字形。 七段发光二极管可采用共阴极或共阳极接法。共阴极接法，就是将全部发光二极管的阴极接在一起，并接低电平，当某个发光管的阳极接高电平时，相应的一段就发亮；而共阳极的接法则正好相反。 §1 组合逻辑电路 §1 组合逻辑电路 四位数字比较器输出X＞Y的条件是：二进制数的最高位x3＞y3；或者最高位相等而次高位x2＞y2；或者最高位和次高位均相等而次低位x1＞y1；或者高三位相等而最低位x0＞y0；或者四位均相等而低一片比较器送来的级联输入信号X＞Y为“1”。 当两个待比较的数的位数超过四位时，往往要将多个比较器级联使用。级联使用时，最低一片的级联输入端X＜Y，X＝Y，X＞Y应依次接“0”、“1”、“0”。 §1 组合逻辑电路 §1 组合逻辑电路 2.数据分配器 数据分配器又称多路分配器，简称DMUX，它有一个输入，多个输出。其功能与MUX正好相反，是将输入端的信号送至多个输出端中的某一个。 §1 组合逻辑电路 §2 时序逻辑电路 2.移位寄存器 除了具有寄存信息的功能外，还具有移位功能，在移位脉冲的作用下，能够把寄存器中代码依次向右或向左移动。 串行输入-串行输出 §2 时序逻辑电路 串行输入-并行输出(串-并转换) 数据装配 §3 总线电路 2.双向总线 总线上的信息可以向两个方向上传送，如数据总线。 §4 可编程逻辑器件PLD 4.1 可编程器件 1.用户定制电路 当代集成电路可被分为两大类：标准集成电路和用户定制电路。 标准集成电路是指由半导体制造厂设计和制造、供用户任意选购的集成电路。  把一个系统集成在一个VLSI芯片上，此芯片将不再具有通用性，而成为一种特殊的专用集成电路(ASIC)。也就是说，用户可向制造厂专门定做某种电路，这类电路称为用户定制电路。 §4 可编程逻辑器件PLD ASIC包括全定制电路和半定制电路两种形式。全定制电路是指制造厂直接按照用户提出的特定要求设计和生产的器件。半定制电路是指先由制造厂生产出标准的半成品，再根据用户要求