“微机原理与接口技术”2008年期末考试

复习题

1.微机系统的硬件由微型计算机(微

处理器，存储器，I/0接口，系统

总线)，外围设备，电源三部分组

成。

2.什么是微机的总线，是传递信息的

一组公用导线。分三组：地址总线，

数据总线，控制总线。

3.8086/8088CPU的内部结构分为哪

两大模块，各自的主要功能是什

么？

答：总线接口部件(BIU)功能：根据执行单元EU的请求完成CPU与存储器或IO设备之间的数据传送。执行部件(EU)，作用：从指令对列中取出指令，对指令进行译码，发出相应的传送数据或算术的控制信号接受由总线接口部件传送来的数据或把数据传送到总线接口部件进行算术运算。

4.80486的寻址方式包括：操作数寻址，转移地址寻址，I/O端口寻址。

5．8086指令队列的作用是：在执行指令的同时从内存中取了一条指令或下几条指令，取来的指令放在指令队列中这样它就不需要象以往的计算机那样让CPU轮番进行取指和执行的工作，从而提高CPU的利用率。

6.8086的存储器空间最大可以为多少？怎样用16位寄存器实现对20位地址的寻址？完成逻辑地址到物理地址转换的部件是什么？答：8086的存储器空间最大可以为2^20(1MB)；8086计算机引入了分段管理机制，当CPU寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址。

7.8086/8088CPU状态标志位有6个： ZF，SF，CF，OF，AF，PF。其意思是用来反映指令执行的特征，通常是由CPU根据指令执行结果自动设置的；控制标志位有3个：DF，IF，TF。它是由程序通过执行特定的指令来设置的，以控制指令的操作方式。

8.8086CPU的AD0~AD15是数据与地址引脚8INTR是可屏蔽请求信号，INTA中断响应信号，NMI是不可屏蔽中断请求信号，ALE 是地址锁存允许信号，HOLD总线请求信号，HLDA总线请求响应信号。

9虚拟存储器有主存储器和辅助存储器。虚拟存储器是以存储器访问的局部性为基础，建立在主存－辅存物理体系结构上的存储管理技术。在存储系统中，由于主存容量不能满足用户的需要，因而引入辅存作为后援。即辅存做主存用，扩大编程者的使用空间。

10 。RAM有几种，各有什么特点？ROM有几种，各有什么特点？

答：RAM有两种，SRAM(静态RAM)，它采用触发器电路构成一个二进制位信息的存储单元，这种触发器一般由6个晶体管组成，它读出采用单边读出的原理，写入采用双边写入原理；DRAM(动态RAM)，它集成度高，内部存储单元按矩阵形式排列成存储体，通常采用行，列地址复合选择寻址法。ROM有5种，固定掩摸编程ROM，可编程PROM，紫外光檫除可编程EPROM，电可檫除的可编程EPROM，闪速存储器。

11.微处理器为什么需要用接口和外设相

连接？

答：因为许多接口设备中，在工作原理，驱动方式，信息格式以及工作速度方面彼此相差很大，因此为了进行速度和工作方式的匹配，并协助完成二者之间数据传送控制任务。

12.一般的I/O接口电路有哪四种寄存器，它们各自的作用是什么？

答：数据输入寄存器，数据输入寄存器，状态寄存器和控制寄存器。数据端口能对传送数据提供缓冲，隔离，寄存的作用；状态寄存器用来保存外设或接口的状态；控制寄存器用来寄存CPU通过数据总线发来的命令。

13.8086最多可有多少级中断?按照产生中断的方法分为哪两大类?

答：有8级；按照产生中断的方法可分为硬件中断和软件中断。14.什么是中断？什么是中断向量？中断

向量表的地址范围？

答：中断就是CPU在执行当前程序时由于

内外部事件引起CPU暂时停止当前正在执

行的程序而转向执行请求CPU暂时停止的

内外部事件的服务程序，该程序处理完后

又返回继续执行被停止的程序；中断向量

是中断处理子程序的入口地址；地址范围

是00000H-003FFH。

15.中断向量表的功能是什么？若中断向

量号分别为1AH和20H，则它们的中断向量

在中断向量表的什么位置上？答：中断向

量表的功能是当中断源发出中断请求时，

即可查找该表，找出其中断向量，就可转

入相应的中断服务子程序。1AH在中断向量

表的位置是1AH*4=68H在中断向量表

0000：0068处；20H在中断向量表的位置

是80H在中断向量表0000：0080处。

16.中断处理条件1必须在线现行指令执行

完之后，2现指令必须比原指令级别高3

终端必须是开放的即IF=1

15.中断优先顺序；内部中断优先权最高，

其次NMI再次INTR最低单步中断

17.8255A的功能是什么，有哪几个控制字，

各位的意义是什么？

答：8255A是一种通用的可编程程序并行

I/O接口芯片.它有两个控制字,一个是方

式选择控制字,它的作用是实现对8255A的

各个端口的选择。一个是对C口进行置位

或复位控制字. 它的作用是能实现对端口

C的每一位进行控制。

18.8255A的A口、B口、C口有哪几种工作

方式，其特点是什么？C口有哪些使用特

点？

答：8255A的A口可以工作在3种工作方式

的任何一种，B口只能工作在方式0或方式

1，C口则常常配合端口A和端口B工作，

为这两个端口的输入/输出传输提供控制

信号和状态信号。

19.同步通信、异步通信的帧格式各是什

么？什么是奇、偶校验？

答：异步通信的帧格式是用一个起始位表

示传送字符的开始，用1-2个停止位表示

字符结束。起始位与停止位之间是数据位，

数据位后是校验位，数据的最底位紧跟起

始位,其他各位顺序传送；同步通信的帧格

式是在每组字符之前必须加上一个或多个

同步字符做为一个信息帧的起始位。

20.什么是波特率？若在串行通信中的波

特率是1200b/s，8位数据位，1个停止位，

无校验位，传输1KB的文件需要多长时间？

答：波特率是单位时间内通信系统所传送

的信息量。

需要多长时间=1024/(1200/10)=8.53s

21,8255ABC三端口区别：1，A和B可做8

为端口用但不能分成四位，全部为输入输

出不可分开用。2，A端口输入数据具有锁

存作用，B,C端口没有。3，A，C端是八位，

可分为两个独立四位用，每四位看成一个

整体，A，B只能作为数据输入口，C还可

以作为控制口。

22，微处理器，微型计算机和微型计算机

系统三者之间有何区别？答：微处理器即

CPU，它包括运算器、控制器、寄存器阵列

和内部总线等部分，用于实现微型计算机

的运算和控制功能，是微型计算机的核心；

一台微型计算机由微处理器、内存储器、

I/O接口电路以及总线构成；微型计算机系

统则包括硬件系统和软件系统两大部分，

其中硬件系统又包括微型计算机和外围设

备；由此可见,微处理器是微型计算机的重

要组成部分，而微型计算机系统又主要由

微型计算机作为其硬件构成。

23，CPU在内部结构上由哪几部分构成？

CPU应具备哪些主要功能？答：CPU在内部

结构上由运算器、控制器、寄存器阵列和

内部总线等各部分构成，其主要功能是完

成各种算数及逻辑运算，并实现对整个微

型计算机控制，为此，其内部又必须具备

传递和暂存数据的功能。

24. 累加器和其它通用寄存器相比有何不

同？答：累加器是通用寄存器之一，但累

加器和其它通用寄存器相比又有其独特之

处。累加器除了可用做通用寄存器存放数

据外，对某些操作，一般操作前累加器用

于存放一个操作数，操作后，累加器用于

存放结果。

25. 计算机I/O接口有何用途？试列出8

个I/O接口。答：计算机I/O接口是连接

计算机和外部设备的纽带和桥梁，它主要

用于协调和控制计算机与外设之间的信息

流通和交换。例如：串行通讯口(COM口)、

并行打印机口、软盘驱动器接口、硬盘驱

动器接口、光驱接口、显示器接口、音响

设备接口、其它通用设备接口(USB、SCSI

等)。

26. 存储单元的选择由什么信号控制？

读、写靠什么信号区分？

答：存储单元的选择由地址信号控制，而

对存储单元进行读操作还是写操作则要靠

读、写信号区分。

27.锁存器和寄存器有什么不同?答：锁存

器与寄存器都是用来暂存数据的器件，在

本质上没有区别，不过寄存器的输出端平

时不随输入端的变化而变化，只有在时钟

有效时才将输入端的数据送输出端(打入

寄存器)，而锁存器的输出端平时总随输

入端变化而变化，只有当锁存器信号到达

时，才将输出端的状态锁存起来，使其不

再随输入端的变化而变化。

28.8086 CPU中有哪些寄存器？分组说明

用途。哪些寄存器用来指示存储器单元的

偏移地址？答：8086 CPU中有8个通用寄

存器AX、BX、CX、DX、SP、BP、SI、DI；

两个控制寄存器IP、FL；四个段寄存器CS、

DS、SS、ES。8个通用寄存器都可以用来暂

存参加运算的数据或中间结果，但又有各

自的专门用途。例如，AX专用做累加器，

某些指令指定用它存放操作数和运算结

果；CX为计数寄存器，在某些指令中做计

数器使用；DX为数据寄存器；BX为基址寄

存器，BP为基址指针，SI为源变址寄存器，

DI为目的变址寄存器，这4个寄存器在数

据寻址中用来存放段内偏移地址(有效地

址)或段内偏移地址的一部分；SP为堆栈

指示器，用来存放栈顶有效地址。两个控

制寄存器用来存放有关的状态信息和控制

信息。例如，标志寄存器FL用来存放状态

标志和控制标志；而指令指针用来存放下

一条要取指令的有效地址。四个段寄存器

用来存放段地址。例如，CS寄存器用来存

放代码段的段地址；DS寄存器用来存放数

据段的段地址；SS寄存器用来存放堆栈段

的段地址；ES寄存器用来存放扩展段的段

地址。

29.论述8086 CPU的最小方式和最大方式

的区别。8086CPU的最小方式和最大方式的

区别是：最小方式，MN/MX接+5V(MX为低

电平)，用于构成小型单处理机系统，最大

方式，MN/MX接地(MX为低电平)，用于构

成多处理机和协处理机系统。

30.论述指令周期、机器周期和时钟周期间

的关系。

、答：(1).执行一条指令所需要的时

间称为指令周期；(2).一个CPU同外

部设备和内存储器之间进行信息交换过

程所需要的时间称为总线周期；(3).

时钟脉冲的重复周期称为时钟周期；(4).

一个指令周期由若干个总线周期组成，

一个总线周期又由若干个时钟周期组

成；(5). 8086CPU的总线周期至少由

4个时钟周期组成；(6).总线周期完成

一次数据传输包括：传送地址，传送数

据；(7)等待周期----在等待周期期间，

总线上的状态一直保持不变；(8)空闲

周期----总线上无数据传输操作

31、指令LOOPZ/LOOPE是结果相等

或零发生转移的指令。而指令

LOOPNZ/LOOPNE则是结果不相等

或不为零发生转移的指令。

32.当立即数寻址时，只允许源操作数为立

即数，目标操作数必须是寄存器，或存储

器，其作用是：给寄存器或存储单元赋值。

33．CS和IP，这两个寄存器不能作为目标

操作数，即这两个寄存器的值不能用MOV

指令来修改。

34.LEA与MOV指令的区别：LEA 送地址；

MOV 送立即数

35.两个操作数不能同时作为存储器操作

数，段寄存器不能作为源和目标操作数

36. 存储器为什么要分段？在实地址方式

下存储器如何分段？

答：8086CPU有20条地址线，可直接寻址

1MB的存储空间，而寄存器均为16位，可

寻址

16

2=64KB的存储空间，不能直接寻

址1MB的存储空间，为此采用分段结构，

由16位段寄存器提供段基址，由不同的寻

址方式或寄存器提供16位偏移地址，共同

组成20位的物理地址，寻址1MB的存储空

间。在实地址方式下，将1MB的存储器划

分为4段，即代码段、数据段、堆栈段和

附加段每段包含若干个

16

2个字节，并且

每个段的首地址是1个可以被16整除的

数。在任意时刻，程序能够很方便的访问4

个分段的内容。

37. 什么是逻辑地址？什么是物理地址？

在实模式下，如何求存储器的物理地址？

设一个16字的数据存储区，它的起始地址

为70A0H:DDF6H。写出这个数据区的首字单

元和末字单元的物理地址。

答：(1)逻辑地址由段基址(存放在段寄

存器中)和偏移地址(由寻址方式提供)

两部分构成，它们都是无符号的16位二进

制数。逻辑地址是用户进行程序设计时采

用的地址。(2)物理地址是1MB内存空间

中每个存储单元惟一的地址，由20位二进

制数构成。物理地址是CPU访问内存时使

用的地址。当用户通过编制程序将16位逻

辑地址送入CPU的总线接口部件BIU时，

地址加法器通过地址运算变换为20位的物

理地址。(3)20位物理地址的计算公式为：

物理地址=段基址×16+偏移地址(4)首

字单元的物理地址=70A0H×

16+DDF6H=7E7F6H 末子单元的物理地

址=7E7F6H+20H-2=7E816H-2=7E814H

38 堆栈的数据结构特点是什么？计算机

中为什么要设置堆栈？

答：(1)堆栈是数据内存中的一个特定的

存储区，堆栈中数据结构特点是“先进后

出”，即最后进入堆栈的数据最先从堆栈

中弹出。(2)CPU在处理数据的过程中，

有一些中间数据需要进行暂存，同时CPU

再调用子程序和进行中断响应的过程中，

现场和断点都需要进行保护，为此计算机

中设置了一定容量的堆栈

39.简述80486 CPU芯片引脚

A D S,

PCHK

KEN

BLAST

BRDY

RDY,

,

,

,

的功能。

ADS：地址选通信号，输出，低电

平有效。当ADS为低电平时，表明地

址总线上输出的地址有效。RDY：准

备就绪信号，输入，低电平有效。当

RDY为低电平时，指示现行总线周期

已经完成。BRDY：突发传送就绪信

号，输入，低电平有效。作用与RDY

相同。由BRDY信号结束的周期称为

突发周期。突发传送是两个设备之间不间

断的连续数据传送方式。当突发传送时，

一次数据传送只要一个时钟周期，而不是

通常的两个时钟周期。BLAST：突

发传送结束信号，输出，低电平有效。当

BLAST为低电平时，表示下一个

BRDY信号输入时，突发周期结束。

KEN：高速缓存允许信号，输入，低

电平有效。KEN信号用来决定当前

Cache周期是否有效。当KEN信号有

效时，CPU执行cache行填充周期。