题目

DualEdge

思路与算法

题目非常简单，可以简单的想到寄存两个状态，然后根据时钟电平的高低打出对应的输出即可。
趣解在于利用了a ^ b ^ b = a这个等式。上升沿到来的时候将q=d ^ neg ^ neg = d,下降沿的时候q = pos ^ d ^ pos = d。极其巧妙

代码实现

常规解法：

module top_module (input clk,input d,output q
);reg [1:0] tmp;always @ (posedge clk) begintmp[0] <= d;endalways @ (negedge clk) begintmp[1] <= d;endassign q = clk ? tmp[0] : tmp[1];
endmodule

趣解：

module top_module (input clk,input d,output q
);reg pos,neg;always @ (posedge clk) beginpos <= d ^ neg;endalways @ (negedge clk) beginneg <= d ^ pos;endassign q = pos ^ neg;
endmodule

写在最后

保持专注，天天开心~

20220323:双边沿触发器趣解相关推荐

HDLBITS笔记26：边沿检测（正边沿、任意边沿，边沿捕获寄存器、双边沿触发触发器）
在做接下来的题目前,首先需要理解什么是边沿检测. **边沿检测:**边沿指的是上升沿或者下降沿,检测指的是检测输入信号的变化,或者FPGA内部电路逻辑信号的跳变.在做边沿检测时,应该注意到复位信号,如 ...
HDLBits 系列（15）如何设计一个双边沿采样的电路？
目录背景原题复现审题我的设计1 我的设计2 背景曾经专门写过这个话题,可是今天在练习HDLBits时候,又发现了这个问题,但是以前的思路我已经忘了,不得不回顾. FPGA中如何实现双边沿采样 ...
FPGA中如何实现双边沿采样？
昨天和同学讨论双边沿采样的方法,包括DDR是如何实现的呢? 首先肯定不能在一个always块内用一个时钟的上下边沿,如下: always@(posedge clk or negedge clk) be ...
数字电路-D触发器详解及其在编码器解码电路中的应用
真的是书到用时方恨少!几个月前,毕业的时候大把的书被按斤卖掉,现在想找一本数电书再复习一下触发器都变得难,又不舍得买....今天遇到一个解码编码器的触发器鉴相电路,看到D触发器一下蒙了,似乎懂,但又不 ...
ds90ub934 i2c 配置_DS90UB948-Q1：1080p 双路 FPD-Link III 解串器
DS90UB948-Q1:1080p 双路 FPD-Link III 解串器 DS90UB948-Q1 是一款 FPD-Link III 解串器,与 DS90UB949/947/929-Q1 串行器配 ...
用D触发器构造边沿触发器
文章目录 1 用D触发器构造边沿触发器 1 用D触发器构造边沿触发器首先来回顾一下D触发器: 为了确保数据的可靠,我们需要构造边沿触发器,改进后的电路结构如下: 电路分析如下: 通过上图我们可以看到 ...
FPGA边沿检测Verilog实现（包含上升沿，下降沿，双边沿）
脉冲边沿的特性:两侧电平发生了变化思路:设计两个或多个一位的寄存器,用来接收被检测的信号,系统时钟来一次记一次输入信号,如果用了两个寄存器直接异或就可以了. module edge_detect(i ...
jekins构建触发器详解
jenkins版本:2.89.2 1.触发远程构建 (例如,使用脚本):通过一个网址的访问来触发构建,这样就不需要登录jenkins系统也能触发构建了. 示例地址: http://localhost: ...
SQL Server：触发器详解
SQL Server:触发器详解 1. 概述 2. 触发器的分类 3. Inserted和Deleted表 4. 触发器的执行过程 5. 创建触发器 6. 修改触发器: 7. 删除触发器: 8. 查看 ...

20220323:双边沿触发器趣解

双边沿触发器趣解

题目

思路与算法

代码实现

写在最后

20220323:双边沿触发器趣解相关推荐

最新文章

热门文章