0x00 全加器

全加器是根据被加数 A i A_{i} Ai、加数 B i B_{i} Bi与低位进位 C i − 1 C_{i-1} Ci−1计算出本位和 S i S_{i} Si与进位 C i C_{i} Ci。其真值表如下：

A i A_{i} Ai	B i B_{i} Bi	C i − 1 C_{i-1} Ci−1	S i S_{i} Si	C i C_{i} Ci
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

0x01 与非门、异或门

通过真值表，我们可以化简得到以下两条逻辑表达式：
S i = A i ⊕ B i ⊕ C i − 1 S_{i}=A_{i} \oplus B_{i} \oplus C_{i-1} Si=Ai⊕Bi⊕Ci−1
C i = ( A i ⊕ B i ) C i − 1 ‾ ⋅ A i B i ‾ ‾ C_{i}=\overline{\overline{(A_{i} \oplus B_{i})C_{i-1}} \cdot \overline{A_{i} B_{i}}} Ci=(Ai⊕Bi)Ci−1⋅AiBi
根据表达式可以构建使用与非门以及异或门组成的全加器：

总计5个门电路，其中2个双输入异或门，3个双输入与非门，可以使用74LS86与74LS00。这是使用基础门电路实现全加器最简单的方案之一。

0x02 与非门

异或门可以使用4个与非门来实现，我们只需要对上文中的异或门进行替换便可：
A ⊕ B = A B ‾ + A ‾ B = A A B ‾ + A B ‾ B = A A B ‾ ⋅ A B ‾ B ‾ A \oplus B=A\overline{B}+\overline{A}B=A\overline{AB}+\overline{AB}B=\overline{A\overline{AB}\cdot \overline{AB}B} A⊕B=AB+AB=AAB+ABB=AAB⋅ABB
替换后的逻辑表达式为：
A i ⊕ B i = A i B i ‾ ⋅ A i ‾ ⋅ A i B i ‾ ⋅ B i ‾ ‾ A_i \oplus B_i=\overline{\overline{\overline{A_iB_i} \cdot A_i}\cdot\overline{\overline{A_iB_i} \cdot B_i}} Ai⊕Bi=AiBi⋅Ai⋅AiBi⋅Bi
S i = A i ⊕ B i ⋅ C i − 1 ‾ ⋅ C i − 1 ‾ ⋅ A i ⊕ B i ⋅ C i − 1 ‾ ⋅ A i ⊕ B i ‾ ‾ S_{i}=\overline{\overline{\overline{A_i \oplus B_i\cdot C_{i-1}}\cdot C_{i-1}}\cdot\overline{\overline{A_i \oplus B_i\cdot C_{i-1}}\cdot A_i \oplus B_i}} Si=Ai⊕Bi⋅Ci−1⋅Ci−1⋅Ai⊕Bi⋅Ci−1⋅Ai⊕Bi
C i = A i ⊕ B i ⋅ C i − 1 ‾ ⋅ A i B i ‾ ‾ C_{i}=\overline{\overline{A_i \oplus B_i \cdot C_{i-1}} \cdot \overline{A_{i} B_{i}}} Ci=Ai⊕Bi⋅Ci−1⋅AiBi
根据这一逻辑表达式，我们可以先在电路中使用4个与非门求出异或，再使用异或的结果进行下一步计算，所做电路图如下：

只需要使用与非门74LS00。

0x03 二位二进制译码器

通过真值表，可以轻松得到以下两条逻辑表达式：
C i = m 3 ‾ ⋅ m 5 ‾ ⋅ m 6 ‾ ⋅ m 7 ‾ ‾ C_{i}=\overline{\overline{m_3} \cdot \overline{m_5} \cdot \overline{m_6} \cdot \overline{m_7}} Ci=m3⋅m5⋅m6⋅m7
S i = m 1 ‾ ⋅ m 2 ‾ ⋅ m 4 ‾ ⋅ m 7 ‾ ‾ S_{i}=\overline{\overline{m_1} \cdot \overline{m_2} \cdot \overline{m_4} \cdot \overline{m_7}} Si=m1⋅m2⋅m4⋅m7
译码器第 i i i个位置输出的值为 m i ‾ \overline{m_i} mi，只需要将对应的输出再进行一次与非即可。
对应的使用二位二进制译码器的电路如下：

需要使用到二位二进制译码器74139与四输入与非门74LS20以及二输入与非门74LS00。

0x04 四选一多路选择器

S i = A i ‾ ⋅ B i ‾ ⋅ C i − 1 + A i ‾ ⋅ B i ⋅ C i − 1 ‾ + A i ⋅ B i ‾ ⋅ C i − 1 ‾ + A i ⋅ B i ⋅ C i − 1 S_i=\overline{A_i}\cdot\overline{B_i}\cdot C_{i-1}+\overline{A_i}\cdot B_i\cdot \overline{C_{i-1}}+A_i\cdot\overline{B_i}\cdot \overline{C_{i-1}}+A_i \cdot B_i \cdot C_{i-1} Si=Ai⋅Bi⋅Ci−1+Ai⋅Bi⋅Ci−1+Ai⋅Bi⋅Ci−1+Ai⋅Bi⋅Ci−1
C i = A i ‾ ⋅ B i ‾ ⋅ 0 + A i ‾ ⋅ B i ⋅ C i − 1 + A i ⋅ B i ‾ ⋅ C i − 1 + A i ⋅ B i ⋅ 1 C_i=\overline{A_i}\cdot\overline{B_i}\cdot 0+\overline{A_i}\cdot B_i\cdot C_{i-1}+A_i\cdot\overline{B_i}\cdot C_{i-1}+A_i \cdot B_i \cdot 1 Ci=Ai⋅Bi⋅0+Ai⋅Bi⋅Ci−1+Ai⋅Bi⋅Ci−1+Ai⋅Bi⋅1
四选一多路选择器会根据 i = B ∗ 2 + A i=B*2+A i=B∗2+A选择第 i i i个输入作为输出，合理利用这一特性，做出的电路图如下：

需要使用四选一多路选择器74153以及二输入与非门74LS00。

0x05 电路图附件

所使用的设计软件为Quartus II 8.1。
https://pan.baidu.com/s/1HR0s8n8dPrir12pvIMcnpQ （提取码: s4er）

[数字逻辑] 全加器的多种电路设计方案相关推荐

【数字逻辑设计】组合电路
组合电路的功能规范表示当前各种输入值和输出值. 组合电路的时序规范表示从输入到输出延迟的最大值和最小值. 组合电路的递归定义: 每个组件本身都是组合电路. 每个电路结点或者是一个电路的输入,或者仅仅连 ...
微型计算机电路基础第四版逻辑门,数字逻辑的电路基础——逻辑门.PDF
数字逻辑的电路基础--逻辑门课程代码第三讲数字逻辑的电路基础 --逻辑门佟冬 Microprocessor R&D Center tongdong@ /courses/digital/2 ...
计算机系统（一）期末复（yu）习（1）：数据表示以及数字逻辑（电路）
目录前言数据表示整数小数数字逻辑 MOS晶体管之PN结逻辑门与摩根定律非或非/或门与非/与门摩根定律真值演算组合逻辑电路译码器多路复用器加法器存储 RS锁存器门控D锁 ...
三人抢答器逻辑电路图_三路抢答器电路设计方案汇总（三款模拟电路设计原理图详解） - 全文...
三路抢答器电路设计方案(一) 总体框图抢答器系统原理框图如上所示.当主持人宣布开始,定时电路开始秒脉冲电路的作用而进行倒记时,并通过译码器在显示器中显示.报警电路给出声音提示.当选手首先按某一开关键 ...
电路与数字逻辑课程设计-电子钟功能
以下内容为我电路与数字逻辑实验的实验报告内容. 实验部分采用的是logisim实现本实验因时间问题做的比较仓促,有许多不足之处,还请谅解. 想要完整代码的可以在我的博客资源进行下载电路与数字逻辑课 ...
单片机四位时钟电路设计方案汇总(四款电路图及程序分享) - 数字时钟电路图
电路图简介: 本文分别介绍了不同四款单片机时钟设计电路图,另外还将它们的程序详细的表达了出来. 单片机四位时钟电路设计方案(一) 以AT89C51单片机为核心的时钟电路的程序设计 1.主程序设计及系统 ...
logisim 快速加法器设计实验报告_华中科技大学数字逻辑实验
华中科技大学数字逻辑实验数字逻辑实验报告(1)数字逻辑实验1一.系列二进制加法器设计50二.小型实验室门禁系统设计50总成绩评语(包含预习报告内容.实验过程.实验结果及分析)教师签名姓名学号 ...
logisim 快速加法器设计实验报告_数字逻辑第一次实验报告-模板n.docx
<数字电路与逻辑设计>实验报告 PAGE12 / NUMPAGES12 PAGE1 / NUMPAGES12 数字逻辑实验报告(1) 数字逻辑实验1 一.系列二进制加法器设计50% 二.小 ...
数字vlsi芯片设计_【数字逻辑 | 数字逻辑导论】课程导论
整理自:丁磊.张海笑<数字逻辑与EDA设计>.南京理工大学<数字逻辑电路> 数字逻辑导论一.数字技术的发展布尔代数乔治·布尔(George Boole,1815~1864 ...

[数字逻辑] 全加器的多种电路设计方案