双 JK 触发器 74LS112 逻辑功能。真值表_数字电路,分频器,移位寄存器,触发器...
1).箝位器
能把脉冲电压维持在某个数值上而使波形保持不变的电路称为箝位器。它也是整形电路的一种。例如电视信号在传输过程中会造成失真,为了使脉冲波形恢复原样,接收机里就要用箝位电路把波形顶部箝制在某个固定电平上。
下图中反相器输出端上就有一个箝位二极管 VD 。如果没有这个二极管,输出脉冲高电平应该是12 伏,现在增加了箝位二极管,输出脉冲高电平被箝制在 3 伏上。
此外,象反相器、射极输出器等电路也有“整旧如新”的作用,也可认为是整形电路。
2) 双稳电路
有记忆功能的双稳电路多谐振荡器的输出总是时高时低地变换,所以它也叫无稳态电路。另一种双稳态电路就绝然不同,双稳电路有两个输出端,它们总是处于相反的状态:一个是高电平,另一个必定是低电平。它的特点是如果没有外来的触发,输出状态能一直保持不变。所以常被用作寄存二进制数码的单元电路。
(a) 集基耦合双稳电路
下图是用分立元件组成的集基耦合双稳电路。它由一对用电阻交叉耦合的反相器组成。它的两个管子总是一管截止一管饱和,例如当 VT1 管饱和时 VT2 管就截止,这时 A 点是低电平 B 点是高电平。如果没有外来的触发信号,它就保持这种状态不变。如把高电平表示数字信号“ 1 ”,低电平表示“ 0 ”,那么这时就可以认为双稳电路已经把数字信号“ 1 ”寄存在 B 端了。
电路的基极分别加有微分电路。如果在 VT1 基极加上一个负脉冲(称为触发脉冲),就会使 VT1 基极电位下降,由于正反馈的作用,使 VT1 很快从饱和转入截止, VT2 从截止转入饱和。于是双稳电路翻转成 A 端为“ 1 ”, B 端为“ 0 ”,并一直保持下去。
(b)触发脉冲的触发方式和极性
双稳电路的触发电路形式和触发脉冲极性选择比较复杂。从触发方式看,因为有直流触发(电位触发)和交流触发(边沿触发)的分别,所以触发电路形式各有不同。从脉冲极性看,也是随着晶体管极性、触发脉冲加在哪个管子(饱和管还是截止管)上、哪个极上(基极还是集电极)而变化的。在实际应用中,因为微分电路能容易地得到尖脉冲,触发效果较好,所以都用交流触发方式。触发脉冲所加的位置多数是加在饱和管的基极上。所以使用 NPN 管的双稳电路所加的是负脉冲,而 PNP 管双稳电路所加的是正脉冲。
(c)实际应用方案
集成触发器除了用分立元件外,也可以用集成门电路组成双稳电路。但实际上因为目前有大量的集成化双稳触发器产品可供选用,如 R—S 触发器、 D 触发器、 J - K 触发器等等,所以一般不使用门电路搭成的双稳电路而直接选用现成产品。
2.1 有延时功能的单稳电路
无稳电路有 2 个暂稳态而没有稳态,双稳电路则有 2 个稳态而没有暂稳态。脉冲电路中常用的第3 种电路叫单稳电路,它有一个稳态和一个暂稳态。如果也用门来作比喻,单稳电路可以看成是一扇弹簧门,平时它总是关着的,“关”是它的稳态。当有人推它或拉它时门就打开,但由于弹力作用,门很快又自动关上,恢复到原来的状态。所以“开”是它的暂稳态。单稳电路常被用作定时、延时控制以及整形等。
1)集基耦合单稳电路
下图是一个典型的集基耦合单稳电路。它也是由两级反相器交叉耦合而成的正反馈电路。它的一半和多谐振荡器相似,另一半和双稳电路相似,再加它也有一个微分触发电路,所以可以想象出它是半个无稳电路和半个双稳电路凑合成的,它应该有一个稳态和一个暂稳态。平时它总是一管( VT1 )饱和,另一管( VT2 )截止,这就是它的稳态。当输入一个触发脉冲后,电路便翻转到另一种状态,但这种状态只能维持不长的时间,很快它又恢复到原来的状态。电路暂稳态的时间是由延时元件 R 和 C 的数值决定的: t =0.7RC
2) 集成化单稳电路
用集成门电路也可组成单稳电路。下图是微分型单稳电路,它用2个与非门交叉连接,门1输出到门2 是用微分电路耦合,门2 输出到门1 是直接耦合,触发脉冲加到门1 的另一个输入端UI 。它的暂稳态时间即定时时间为: t = (0.7 ~ 1.3) RC 。
3. 数字逻辑电路
把它叫做数字逻辑电路是因为电路中传递的虽然也是脉冲,但这些脉冲是用来表示二进制数码的,例如用高电平表示“ 1 ”,低电平表示“ 0 ”。声音图像文字等信息经过数字化处理后变成了一串串电脉冲,它们被称为数字信号。能处理数字信号的电路就称为数字电路。
这种电路同时又被叫做逻辑电路,那是因为电路中的“ 1 ”和“ 0 ”还具有逻辑意义,例如逻辑“ 1 ”和逻辑“ 0 ”可以分别表示电路的接通和断开、事件的是和否、逻辑推理的真和假等等。电路的输出和输入之间是一种逻辑关系。这种电路除了能进行二进制算术运算外还能完成逻辑运算和具有逻辑推理能力,所以才把它叫做逻辑电路。
由于数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理能力等优点,因此被广泛用于计算机、自动控制、通信、测量等领域。一般家电产品中,如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻辑电路。
数字逻辑电路的第一个特点是为了突出“逻辑”两个字,使用的是独特的图形符号。数字逻辑电路中有门电路和触发器两种基本单元电路,它们都是以晶体管和电阻等元件组成的,但在逻辑电路中我们只用几个简化了的图形符号去表示它们,而不画出它们的具体电路,也不管它们使用多高电压,是 TTL 电路还是 CMOS 电路等等。按逻辑功能要求把这些图形符号组合起来画成的图就是逻辑电路图,它完全不同于一般的放大振荡或脉冲电路图。
数字电路中有关信息是包含在 0 和 1 的数字组合内的,所以只要电路能明显地区分开 0 和 1 ,0 和 1 的组合关系没有破坏就行,脉冲波形的好坏我们是不大理会的。所以数字逻辑电路的第二个特点是我们主要关心它能完成什么样的逻辑功能,较少考虑它的电气参数、性能等问题。也因为这个原因,数字逻辑电路中使用了一些特殊的表达方法如真值表、特征方程等,还使用一些特殊的分析工具如逻辑代数、卡诺图等等,这些也都与放大振荡电路不同。
3.1 门电路
门电路可以看成是数字逻辑电路中最简单的元件。目前有大量集成化产品可供选用。最基本的门电路有3 种:非门、与门和或门。
数字集成电路有 TTL 、 HTL 、 CMOS 等多种,所用的电源电压和极性也不同,但只要它们有相同的逻辑功能,就用相同的逻辑符号。而且一般都规定高电平为 1 、低电平为 0 。
3.2 触发器
触发器实际上就是脉冲电路中的双稳电路,它的电路和功能都比门电路复杂,它也可看成是数字逻辑电路中的元件。目前也已有集成化产品可供选用。常用的触发器有D触发器和J—K触发器。
3.3 编码器和译码器
能够把数字、字母变换成二进制数码的电路称为编码器。反过来能把二进制数码还原成数字、字母的电路就称为译码器。
3.4 寄存器
能够把二进制数码存贮起来的的部件叫数码寄存器,简称寄存器。下图是用4个D 触发器组成的寄存器,它能存贮 4 位二进制数。 4 个 CP 端连在一起作为控制端,只有 CP=1 时它才接收和存贮数码。 4 个 R D 端连在一起成为整个寄存器的清零端。如果要存贮二进制码 1001 ,只要把它们分别加到触发器 D 端,当 CP 来到后 4 个触发器从高到低分别被置成 1 、 0 、 0 、 1 ,并一直保持到下一次输入数据之前。要想取出这串数码可以从触发器的 Q 端取出。
3.5 移位寄存器
有移位功能的寄存器叫移位寄存器,它可以是左移的、右移的,也可是双向移位的。
下图是一个能把数码逐位左移的寄存器。它和一般寄存器不同的是:数码是逐位串行输入并加在最低位的 D 端,然后把低位的 Q 端连到高一位的 D 端。这时 CP 称为移位脉冲。
3.6 计数器
能对脉冲进行计数的部件叫计数器。计数器品种繁多,有作累加计数的称为加法计数器,有作递减计数的称为减法计数器;按触发器翻转来分又有同步计数器和异步计数器;按数制来分又有二进制计数器、十进制计数器和其它进位制的计数器等等。
现举一个最简单的加法计数器为例,见下图。它是一个 16 进制计数器,最大计数值是1111 ,相当于十进制数 15 。需要计数的脉冲加到最低位触发器的 CP 端上,所有的 J 、 K 端都接高电平 1 ,各触发器 Q 端接到相邻高一位触发器的 CP 端上。 J—K 触发器的特性表告诉我们:当 J=1 、 K=1 时来一个 CP ,触发器便翻转一次。在全部清零后, ① 第 1 个 CP 后沿,触发器 C0 翻转成 Q0=1 ,其余 3 个触发器仍保持 0 态,整个计数器的状态是 0001 。 ② 第 2 个 CP 后沿,触发器 C0 又翻转成“ Q0=0 , C1 翻转成 Q1=1 ,计数器成 0010 。 …… 到第 15 个 CP 后沿,计数器成 1111 。可见这个计数器确实能对 CP 脉冲计数。
3.7 分频器
计数器的第一个触发器是每隔 2 个 CP 送出一个进位脉冲,所以每个触发器就是一个 2 分频的分频器, 16 进制计数器就是一个 16 分频的分频器。
为了提高电子钟表的精确度,普遍采用的方法是用晶体振荡器产生 32768 赫标准信号脉冲,经过15级2分频处理得到1赫的秒信号。因为晶体振荡器的准确度和稳定度很高,所以得到的秒脉冲信号也是精确可靠的。把它们做到一个集成片上便是电子手表专用集成电路产品,见下图。
双 JK 触发器 74LS112 逻辑功能。真值表_数字电路,分频器,移位寄存器,触发器...相关推荐
- 双 JK 触发器 74LS112 逻辑功能。真值表_数电实验 | 时序逻辑电路
实验仪器 Multisim电路仿真 逻辑分析仪 函数发生器 单刀双掷开关 74LS73 双J-K触发器 3片 74LS175 四D触发器 1片 74LS160 十进制计数器 1片 74LS08 二输入 ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_触发器的工作原理是什么
电工之家:www.dgzj.com QQ群:2179090 关注电工之家官方微信公众号"电工之家",收获更多经验知识. 触发器是由各种基础门电路单元组成,广泛应用于数字电路和计 ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_D触发器示例
一:最简D触发器 D为信号 输入端,clk为时钟控制端,Q为信号输出端.这种触发器的逻辑功能是:不论触发器原来的状态如何,输入端的数据D(无论D=0,还是D=1)都将在时钟clk的上升沿被送入触发器, ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_时序逻辑电路设计(一):同步计数器...
时序逻辑电路设计(一):同步计数器 时序电路的考察主要涉及分析与设计两个部分, 上文介绍了时序逻辑电路的一些分析方法,重点介绍了同步时序电路分析的步骤与注意事项.本文就时序逻辑电路设计的相关问题进行讨 ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记(十一):时序逻辑...
时序逻辑将会是本笔记的最后几章的主题.虽然数字电路课程还包括脉冲电路.模数转换.EDA等内容,但那些和本文的主线内容(不注重硬件搭建的电路设计)关系就不大了. 一.时序功能 我们从一个例子开始,说明时 ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记(七):经典组合逻辑器件(上)...
一.集成电路 在引入"集成电路"后,电路设计实现了从原子到分子的质变.集成电路,最重要的当然是"集成"二字了--总体来说,我们希望设计出的集成电路具有: 可复用 ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_【第十章】触发器和事件
Mosh_完全掌握SQL课程_学习笔记 数据概要 [第十章]触发器和事件 Triggers and Events (时长22分钟) 1. 触发器 Triggers (7:31) 小结 触发器是在插入. ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_原来单稳态触发器还可以这么构成!涨知识了...
单稳态触发器在数字电路中一般用于定时(产生一定宽度的矩形波),整形(把不规则的波形变为幅度和宽度都相等的脉冲)及延时(将输入信号延迟一定时间后输出)等. 1. 555集成定时器 常用的555定时器有T ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_必看好文-MOS管构成的基本门逻辑电路解析...
MOS管逻辑电路-分析重点: 1.MOS管构成的缓冲器Buffer和漏极开路们OD门是数字电路非常重要的概念,怎么构成的? 2.反相器,线与逻辑怎么玩, 又怎么用呢? 3.根据原理图,真值表,应用典型 ...
最新文章
- python学习笔记 day44 数据库三范式
- 人工智能及其应用(第5版).蔡自兴-4章课后习题。【部分参考答案】
- linux下nginx编译安装
- Android SettingProvider详解
- 用新语法写更简洁的ABAP代码
- Vue 切换路由后页面回到页面顶部
- java只有值传递_为什么说java中只有值传递
- 深入理解前端跨域问题的解决方案——前端面试
- 程序员为什么需要学会Markdown
- $$str php,php中 $$str 中 "$$" 的详解,php中str详解_PHP教程
- C# 随机数调用合集 Random
- Mongodb数据库安装
- OCR之表格结构识别综述
- Web Service的基本定义
- 如何让电脑的多个蓝牙音响同时输出声音
- 收藏 | 从Python安装到语法基础,小白都能懂的爬虫教程!(附代码)
- 钢琴节奏时值测试软件,这些钢琴曲可以测试出你的钢琴水平达到哪个阶段?
- Java的来源和基础语法
- linux协议栈学习 第七节 GRO的实现
- 推荐一个rss源搜索引擎