一、可测性设计基本概念

二、扫描测试SCAN

2.1扫描测试的基本概念

2.2扫描测试原理

2.3扫描测试规则

三、相关EDA工具

一、可测性设计基本概念

DFT： Design For Testability，可测性设计

指的是设计人员在设计系统和电路的同时，考虑到测试的要求，通过增加一定的硬件开销，获得最大可测性的设计过程。是为了达到故障检测目的所做的辅助性设计，基于故障模型的结构测试服务。主要的可测性设计方法有扫描通路测试、内建自测试、边界扫描测试等。

故障模型：将物理缺陷进行数字建模。

可控制性：如果电路内部节点可被驱动为任意值，则称该节点是可控的。可控制性是指该信号设置成0或者1的难度。

可观测性：如果电路内部节点的取值可以传播到电路的输出端，且其值是预知的，则称该节点是可观察的。可观测性是指观察这个信号所产生故障的难度。

ATPG： Automatic Test Pattern Generation，自动测试向量产生

ATPG采用故障模型，通过分析芯片的结构生成测试向量，进行结构测试，筛选出不合格的芯片。

二、扫描测试SCAN

2.1扫描测试的基本概念

测试矢量的施加及传输是通过将寄存器用特殊设计的带有扫描功能的寄存器来代替，使其连接成一个或几个长的移位寄存器链来实现的。

扫描测试结构的基本单元就是扫描触发器，目前使用最广泛的就是带多路选择器的D触发器和带扫描端的锁存器。

带多路选择器的D触发器：

基本结构如下图：

scan_in : 扫描输入

scan_out: 扫描输出、数据输出复用

scan_enable: 扫描使能，控制电路在正常模式和扫描模式切换

正常工作模式：scan_enable为0，此时数据从D端输入，Q端输出。
扫描移位模式：scan_enable为1，此时数据从scan_in输入，从scan_out端输出。

很明显，使用这种结构会增加芯片面积和功耗。

带扫描端的锁存器：

另外一种扫描方式为电平敏感扫描设计，其利用的扫描单元就是带扫描端的锁存器。如下图所示：

正常模式：c为高，数据从d端到mq端；
扫描模式：a为高，数据从scan_in到mq。

当b为高电平时，存在第一级锁存器中的数据传输到sq输出端。

全扫描：设计中的每个寄存器都用扫描寄存器来代替；

部分扫描：电路中的一部分设计采用了扫描测试结构，一部分没有。

2.2扫描测试原理

下面举例说明基于多路选择D型扫描触发器测试原理，主要针对固定型故障的检测。下图中，为了实现对G3输入端点SA1（固定为1的故障）的故障测试，首先对电路进行扫描插入，将下面4个触发器替换为扫描触发器并串联成一条扫描链，接着利用工具生成测试矢量。

测量步骤如下：

1.将测试矢量( x100 )通过scan_in 端口输入，通过扫描链传至每个触发器。此时 scan_enable 为1，扫描触发器工作在移位模式。

2.在移位的最后一个时钟周期，scan_enable 为 l ，向 A、B、C、D、E输入并行侧试矢量（00001）。

3.输入一个或几个采样时钟周期，将故障响应采样到扫描触发器。此时， scan_enable为0，扫描触发器工作在正常模式。

4.将故障响应通过扫描链送至原始输出端。此时， scan_enable为1 。扫描触发器工作在移位模式。

5. 在故障响应输出的同时，新的测试矢量同时输入至各个触发器。

2.3扫描测试规则

扫描测试要求电路中每个节点处于可控制和可观测的状态，只有这样才能保证其可替换为相应的扫描单元，并且保证故障覆盖率。为了保证电路中的每个节点都符合设计需求，在扫描链插入之前会进行扫描设计规则的检查。

基本扫描设计规则包括：

使用同种类扫描单元进行替换，通常选择带多路选择器的扫描触发器；
在原始输入端必须能够对所有触发器的时钟端和异步复位端进行控制；
时钟信号不能作为触发器的输入信号；
三态总线在扫描测试模式必须处于非活跃状态；
ATPG无法识别的逻辑应加以屏蔽和旁路。

三、相关EDA工具

扫描插入工具：DFT Complier(Synopsys) 、DFTAdvisor(Mentor)

ATPG工具：TetraMAX(Synopsys) 、Fastscan(Mentor)

测试矢量验证：TetraMAX(Synopsys)

PS ：基础理论学习，源自郭老师的教材。

【DFT】可测性设计（一）扫描测试相关推荐

【DFT】可测性设计（三）边界扫描测试
前集回顾: [DFT]可测性设计(一)扫描测试_数字IC/FPGA杂货铺,找一找,或许有你想要的~-CSDN博客 [DFT]可测性设计(二)存储器的内建自测试_数字IC/FPGA杂货铺,找一找,或许有 ...
【DFT】可测性设计（二）存储器的内建自测试
上集回顾: [DFT]可测性设计(一)扫描测试_数字IC/FPGA杂货铺,找一找,或许有你想要的~-CSDN博客目录一.基本概念二.内建自测BIST 2.1 BIST基本概念 2.2存储器的测试 ...
学习笔记——VLSI测试方法学和可测性设计
VLSI测试方法学和可测性设计-雷绍充著本周开始复习集成电路测试与可测性设计,参考教材为VLSI测试方法学和可测性设计. Chapter0 概述第一部分:构造准确的失效模型.对原型设计的模型生成 ...
ASIC--DFT可测性设计工程师
DFT是什么? DFT是design for test(可测性设计)的缩写,就是在芯片设计过程中,加入可测性逻辑.有的公司把该职位归到前端设计,有的归到中端实现. DFT职位大多分布于规模较大的数字I ...
Web应用扫描测试工具Vega
Web应用扫描测试工具Vega Vega是Kali Linux提供的图形化的Web应用扫描和测试平台工具.该工具提供代理和扫描两种模式.在代理模式中,安全人员可以分析Web应用的会话信息.通过工具自带 ...
《众妙之门——Web用户体验设计与可用性测试》一2.3　总结
本节书摘来自异步社区<众妙之门--Web用户体验设计与可用性测试>一书中的第2章,第2.3节,作者 [德]Smashing Magazine,更多章节内容可以访问云栖社区"异步社 ...
《众妙之门——Web用户体验设计与可用性测试》一第2章　在网页设计中通过测量数据优化情感投入2.1　情感应答和行为应答的关系...
本节书摘来自异步社区<众妙之门--Web用户体验设计与可用性测试>一书中的第2章,第2.1节,作者 [德]Smashing Magazine,更多章节内容可以访问云栖社区"异步社 ...
测试用例的设计－提高测试覆盖率
前言说到测试用例的设计,我想每个有过测试经历的测试工程师都会认为很简单,不就是:按需求或概要设计,得到软件功能划分图,然后据此按每个功能,采用等价类划分.临界值.因果图等方法来设计用例就行了. 但事 ...
电极电阻测量，防雷接地电极设计原理和测试方案
了解与接地电极系统设计相关的电极电阻测量是理解设计.接地电阻和土壤电阻率测量和计算的基本原理的关键.以下是地凯科技接地电极设计原理和测试系列的介绍防雷接地的解决方案 1.土壤电阻率与测量 2.计算单 ...

【DFT】可测性设计（一）扫描测试

一、可测性设计基本概念

二、扫描测试SCAN

2.1扫描测试的基本概念

2.2扫描测试原理

2.3扫描测试规则

三、相关EDA工具

【DFT】可测性设计（一）扫描测试相关推荐

最新文章

热门文章