Intel Core Enhanced Core架构/微架构/流水线 (3)

Intel® Core Microarchitecture Pipeline Overview

Intel Core微架构的流水线包括：

有序发射前端，从内存中获取指令，利用4个指令译码器将x86指令译码为微指令，然后供应给乱序执行核处理
乱序的超标量执行核，根据微指令的操作数和执行资源的可用情况，将微指令重排序以便尽快投入执行，每个时钟周期最多可以发射6条微指令进入执行状态。
有序退役单元，按照程序设计顺序，处理微指令执行的结果，更新处理器架构状态。

下图来自于Wikipedia，这张图比Intel优化手册中的Core微架构流水线图更加详细。接下来就以此图为例，讲解Core微架构中指令流水线的细节信息。

https://en.wikipedia.org/wiki/File:Intel_Core2_arch.svg

Intel Core Enhanced Core架构/微架构/流水线 (3) - 流水线概述相关推荐

Intel Core Enhanced Core架构/微架构/流水线 (7) - 栈指针跟踪器/微熔合
Stack Pointer Tracker Intel 64和IA32架构上有几个用于参数传递以及过程进入与退出的常用指令:PUSH,POP,CALL,LEAVE和RET.这些指令隐式得更新栈指针寄存 ...
Intel Core Enhanced Core架构/微架构/流水线 (15) - 先进智能缓存
Intel® Advanced Smart Cache 为了支持单基模上的双处理器核,Intel Core微架构提供了许多优化特性.两个核共享一个二级缓存和总线接口单元,下图中绿色部分标出.本节讲述I ...
Intel Core Enhanced Core架构/微架构/流水线 (13) - 存储转发/访存消歧
Store forwarding 如果一个读存操作紧跟着写存操作且这两条指令操作同一个内存地址,Intel Core微架构可以直接将写存操作的数据转发给读存操作指令.这个过程被称为存储到读取转发机制, ...
Intel Core Enhanced Core架构/微架构/流水线 (12) - 数据预取
Data Prefetch to L1 Caches Intel Core微架构提供了2个硬件预取器,可以将数据预取到一级缓存中,由此加速程序访问数据的速度: 数据缓存单元预取器(DCU prefet ...
Intel Core Enhanced Core架构/微架构/流水线 (10) - 先进存储器访问
Intel® Advanced Memory Access Intel Core微架构中的每个处理器核都包含一个指令缓存和一个一级数据缓存.两个处理器核共享一个2M或4M字节大小的二级混合式缓存(既存 ...
Intel Core Enhanced Core架构/微架构/流水线 (9) - 执行单元发射口旁路时延
Issue Ports and Execution Units 通过发射口,调度器可以每周期分发6条微指令.Intel Core微架构和Enhanced Intel Core微架构的发射口以及支持的操 ...
Intel Core Enhanced Core架构/微架构/流水线 (8) - 执行核
Execution Core Intel Core微架构的执行核是超标量的,且可以乱序处理指令.注意:这里没有使用乱序执行指令,用的是乱序处理指令."处理"在这里包括对指令的寄存器 ...
Intel Core Enhanced Core架构/微架构/流水线 (6) - 指令预译码/指令队列/指令译码
Instruction PreDecode 指令预译码器从指令Cache或者指令预取缓存区中接收16字节的指令流,执行如下的预译码操作: 确定每条指令的长度(注:x86指令是变长指令) 译码每条指令的 ...
Intel Core Enhanced Core架构/微架构/流水线 (2) - 代表处理器
下表是基于Intel Core微架构的一些代表处理器. dual-core processors Quad-core processors Intel® Core™ 2 Extreme X6800 p ...

Intel Core Enhanced Core架构/微架构/流水线 (3) - 流水线概述

Intel® Core Microarchitecture Pipeline Overview

Intel Core Enhanced Core架构/微架构/流水线 (3) - 流水线概述相关推荐

最新文章

热门文章