本文针对100 Gbps CFP提出了一种固件设计方案。使用FPGA方法来集成CFP通信接口和寄存器结构，并使用MCU来实现CFP光收发器的操作。为了确保所实现的固件满足建议的设计方案，构建了一个真实的测试平台并评估了固件的性能。(讨论FW的文章几乎没有，这里大概了解下吧)

第一节    介绍

光学收发器是一个模块，可将通过路由器接收的电信号转换为光纤的光信号，进行传输，然后再将其转换回电信号。在光传输网络中商业使用的光收发器，正在使用10或25 Gbps传输速率信道支持100Gbps，并且正在为下一代光通信支持高达400 Gbps的光收发器正在开发中。C型可插拔(CFP)光收发器是一种光收发器，用于100 Gbps以上的长距离数据传输。CFP-多源协议(MSA)标准是物理/电气规范，质量保证控制和管理实践以及CFP制造商节省成本的行业标准。

现有CFP制造商设计的固件基于行业标准，但制造商未透露其设计技术。(这个文章只是文章，实际是不是这么回事，笔者也不知道，笔者不是做FW的)。同时，微控制器单元(MCU)的IC制造商已经推出了一种具有用于设计CFP固件的基本接口的IC，但它仅提供CFP和主机接口功能，而不是光收发器整个操作的设计方法。。因此，新制造商在开发光收发器时必须投入成本和开发时间来设计固件。在本文中，提出了一种基于MSA标准的CFP固件设计方法。通过使用建议的设计方法实施CFP固件，可以确保质量，并可以减少成本和开发时间。

第二节    相关工作

MSA标准包括一个CFP管理界面，一个CFP寄存器以及CFP控制和监视。图1显示了CFP管理界面架构。CFP管理接口包括三个接口：主机与CFP之间的管理数据输入输出(MDIO)接口，MDIO接口模块与CFP寄存器之间的接口以及CFP寄存器与非易失性存储器(NVM)之间的接口和数字诊断监视(DDM)。CFP寄存器的非易失性寄存器(NVR)连接到作为非易失性存储器的ROM，并存储CFP固定数据。CFP通过内部总线执行来自外部主机的请求，并更新DDM数据。控制逻辑设备控制所有操作。

CFP寄存器的空间具有十六进制寻址，范围从0x8000到0xFFFF，并且分为八个部分，用于CFP寄存器空间分配和访问控制。八个表分配给NVR，表1-4分别存储基本ID信息，扩展ID信息，网络通道特定信息和主机通道特定信息。表5–6存储CFP制造商所需的信息，表7–8允许用户存储必要的信息。其余表分配给易失性寄存器(VR)，并配置为存储CFP配置，控制，状态和DDM信息。

对于CFP的操作和终止，MSA标准定义了与CFP状态转换有关的信号。初始操作，常规操作和终止有10种状态。在这10个状态中，五个状态是瞬态，五个状态是连续状态。当施加相应的信号时，每个状态都转换为下一个状态。MSA标准中详细定义了状态转换信号。

第三节    CFP固件设计架构

图2是其中将移植固件的整个硬件架构的框图。建议的固件设计技术将FPGA用于CFP的MDIO接口和标准存储器配置。使用FPGA，可通过在单个芯片上实现多个子模块来最小化设计空间。还将低成本，可靠的MCU用于CFP的操作和管理功能。光学驱动器IC是光学收发器中高速数据的光电和电子转换所需的IC。光学驱动器IC监视的状态信号被设计为可通过FPGA进行高速处理，而无需通过CPU，因为它们需要快速更新到CFP标准存储器。

设计的CFP固件中的FPGA功能包括与主机通信的MDIO接口，CFP标准存储器配置和访问功能，CFP硬件引脚控制功能以及CFP电源控制功能。FPGA中的MDIO接口允许CFP与主机进行通信。FPGA的寄存器由两个主要寄存器组成。第一个寄存器是CFP寄存器，它代表CFP标准存储器。它是根据CFP-MSA标准内存映射实现的，并且外部主机使用MDIO接口访问CFP寄存器。第二个寄存器是一个MCU接口寄存器，它与MCU进行通信以配置控制CFP所需的其他内存映射。此外，FPGA模块内存在MCU接口模块，以处理来自MCU的请求。

对于CFP的MCU，选择了8051 Silicon Labs芯片。8051在工业领域广泛可用，并提供可靠的库。8051 MCU具有内置的SPI和SMbus，用于与外部芯片进行通信，并支持高达256kB的闪存。

图3给出了所建议的MCU的内部功能框图和外部接口。CFP具有由“ CFP NVR”，“VENDOR NVR”和“ USER NVR”等区域组成的非易失性存储器。MCU的一部分闪存分配给NVR内存，并存储该值。DDM功能监视从外部ADC芯片读取的CFP光学组件的状态以及MCU内部传感器读取的硬件状态。CFP Status Management是根据MSA标准中描述的CFP状态转换来操作模块的功能。IC通信接口是用于MCU与外部芯片之间通信的驱动程序功能。MCU控制ADC，DAC，FPGA和光学组件IC。

图4显示了MCU程序流程图。首先，MCU初始化过程会初始化MCU系统时钟设置和MCU外围设备，例如SMbus，SPI，UART和计时器。ADC / DAC初始化过程会初始化外部ADC / DAC芯片。初始化CFP控制变量时，将初始化固件所需的所有全局变量，并且固件会进入轮询循环。在轮询循环中，CFP处理进入UART的外部请求。在MDIO指令过程中，MCU访问FPGA的内部状态寄存器，并检查当前主机是否存在MDIO请求。如果有请求，MCU会读取相应的地址和值并进行相应处理。在CFP状态流程中，状态转换的管理方式与MSA标准相同。CFP DDM进程监视来自ADC的值，并更新CFP标准寄存器中的DDM值。FAWS流程用于根据CFP状态指示故障，警报和警告条件。

第四节    实验评估

使用Xilinx Spartan-6系列作为FPGA，MCU移植的固件是使用8051系列实现的。ONT-606是一种光网络测试设备。图5显示了测试台的配置。具有实现的固件的CFP安装在VIAVI的ONT-606上，并使用40公里的光缆进行了自环回。通过测试，评估了固件是否可以可靠地运行CFP硬件并符合标准。

图6显示了从基于FPGA的CFP存储器映射中读取的值。地址从0x8000开始。结果表明，MDIO接口工作正常。

图7显示了阻塞接收器的光输入以检查警报是否根据标准要求显示的结果。

第五节    结论

在本文中，提出了一种基于MSA标准的100Gbps CFP固件设计，并通过评估测试平台中实际实现的固件来验证其实用性。所提出的方法使用外部主机来实现通信接口，并使用FPGA和MCU来实现CFP的内部操作，并将其移植到实际的CFP硬件上。根据MSA操作管理标准，通过CFP的正确操作，可以验证所提出的固件设计技术的有效性。此外，测试台结果通过比较建议固件与现有产品CFP的性能，证实了DDM的准确性非常好。提出的固件方法满足标准的要求，但未实现可选条件，例如固件远程更新。此外，随着数据传输速率提高到200G / 400 Gbps，各种数据驱动器IC均已发布。计划相应地设计和实现接口驱动程序。

需要原文的请自行搜索下载，或发邮件至 ocband@126.com，邮件请注明所需文章是哪天在公众号发送的。