xilinx apu ,rpu特点及通信

Zynq UltraScale+ MPSoC的PS有以下主要特点：

一个四核64位ARM Cortex-A53处理器，带L1和L2级缓存和ECC功能，可单独上电和关电；

Cache一致性互联单元为PS和PL提供双向Cache一致性保证；

SMMU（系统内存管理）单元用于PS和PL虚拟内存管理；

双核ARM Cortex-R5F处理器（带浮点扩展），可运行在锁步模式或独立工作模式，包含Cache和带ECC的存储，可成对关电；

ARM Mali-400 MP2 GPU用于2D/3D图形显示，带支持一路或两路4Kp30视频流的DP接口；

H.265/264视频编解码器，10位像素深度下支持4Kp60编解码；

基于三冗余处理器的配置和电源管理单元；

DDR控制器支持ECC功能的DDR3/4和LPDDR3/4 SDRAM，Zynq UltraScale+ MPSoC的PS和PL共享SDRAM空间；

硬核外设包括：GigE、USB3.0、SATA3.0、SPI、IIC、CAN、UART和Flash控制器（QSPI-NOR、SD、eMMC、ONFI NAND）。

Zynq UltraScale+ MPSoC的PS由两个处理子系统构成：双核Cortex-R5F实时处理子系统，包括低功耗域的锁步RPU（实时处理单元）；应用子系统含一个基于四核、64位 ARM Cortex-A53 处理器的RPU（应用处理单元），工作在全功耗域。Zynq UltraScale+ MPSoC使用一个独立的功耗域用于PL和电池供电域（安全秘钥和实时时钟）。

基于双核ARM Cortex-R5F处理器的RPU可工作在锁步和独立运行模式。锁步模式用于安全性要求严苛的场合，在锁步模式下，从处理器输入延时两拍提供时间分集。两个AMR Cortex-R5F处理器版图在物理上不同以提供物理分集，锁步检查逻辑也是冗余的。RPU有一个独立的低延时接口到PL，在全功耗域（包括APU）关电的情况下也可以访问。RPU可以低延时确定性访问片上内存来用于安全性要求严苛的实时服务。低功耗子系统（LPS）包括RPU支持ASIL-C和SIL3标准。全功耗子系统（FPS）包括APU支持 ASIL-B和SIL2标准。

APU、RPU和PL子系统共享内存，Zynq UltraScale+ MPSoC的SMMU提供内存保护并在Boot时为APU、RPU和PL子系统提供内存分割。片上的DDR控制器提供六个访问端口供片上多个Master设备共享访问。DDR控制器提供三种模式的交易：低延时（LL），高吞吐（BE）和实时（RT）。低延时（LL）交易具有最高优先级的仲裁，实时（RT）交易不能超过其延时要求，RT请求带时间戳和跟踪功能确保给定延时保证。如果RT交易延时保持在给定要求之下，它被当做高吞吐（BE）交易，当RT时间戳超出延时保证，内存控制器提高RT的优先级到最高级。

多端口的PS-PL互联支持高达1TB的带宽，每个Port可支持85Gbps，Port符合AMBA AXI4接口标准，支持128、64或32bit数据位宽访问。一致性端口符合AMBA ACE Cache一致性协议，提供单向或双向的Cache一致性保证。

Zynq UltraScale+ MPSoC可以从QSPI、ONFI NAND、SD卡或者eMMC启动，启动镜像和bit文件可以使用4096bit RSA秘钥签名（带384bit SHA-3）。同时还提供片上存储器用于多重RSA公共秘钥来支持秘钥撤回。安全boot支持256bit AES加密，AES秘钥可以存储在e-fuse或电池供电备份的RAM中。为了缓和DPAs，解密只在签名认证成功后进行。启动镜像（或bit文件）加密支持key rolling进一步缓和DPAs。篡解检测机制检测供电、片上温度、时钟频率和关键的内部和外部接口。如果检测到篡解事件，安全子系统清除并锁定系统，只能是再次冷启动才能恢复。

Zynq UltraScale+ MPSoC有多个电源域，然后更进一步分成多个power islands——on-die power-gated域。每一个APU处理器核都是独立的power-gated，RPU处理器是成对的power-gated。在FPD电源域上电的时候，每一个APU核都能够通过power-gate独立关电，APU L2和RPU紧密耦合内存也是可以独立关电的。每一个大型外设同样可以独立关电。标准的电源管理API允许PMU（电源管理单元）为APU和RPU提供电源管理服务。

Zynq UltraScale+ MPSoC支持四种电源模式：
① Full-power模式；
② Low-power模式，此时FPD是关闭的；
③ Sleep模式同时DRAM暂停；
④ Power-off模式同时DRAM暂停。

xilinx apu ,rpu特点及通信相关推荐

Xilinx zynq系列pcie xdma通信（一）：下位机PL端
一.前言本人没什么FPGA的开发经验,然而一上来就要搞zynq和PCIE通信,上手真的太难了.查阅了各种网上资料,经历了一个多月各种测试终于成功调通了.因为网上关于pcie的资料太少,翻来翻去就是那 ...
Xilinx zynq系列pcie xdma通信（二）：下位机PS端
在上一篇博文中介绍了PL端的设置,本文继续介绍PS端的设置.PS端仅用于验证上位机读写DDR3是否正确,因此相对比较简单. 一.新建SDK项目在生成好bit文件之后先Export Hardware ...
LabVIEW FPGA PCIe开发讲解-7.2节：目前主流的4大Xilinx FPGA PCIe DMA通信IP核讲解
1.要开发一个带PCIe或者PXIe接口的FPGA板卡出来,除了硬件本身外,最重要的就是FPGA芯片里面的PCIe通信代码编写,俗称下位机FPGA编程:还有中间层的驱动文件编写以及上位机PC端的应用程 ...
赛灵思 Xilinx Versal 自适应计算加速平台嵌入式设计教程
嵌入式设计教程教程描述 Versal 自适应计算加速平台 (UG1305) 本教程旨在提供有关将赛灵思 Vivado® Design Suite 流程应用于 Versal™ VMK180/VCK1 ...
（54）Xilinx双沿原语-IDDR与ODDR（第11天）
(54)Xilinx双沿原语-IDDR与ODDR(第11天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx双沿原语-IDDR与ODDR(第11天) ...
（53）Xilinx时钟原语-BUG与IBUFG（第11天）
(53)Xilinx时钟原语-BUG与IBUFG(第11天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx时钟原语-BUG与IBUFG(第11天) ...
（52）Xilinx差分原语-IBUFGDS与OBUFGDS（第11天）
(52)Xilinx差分原语-IBUFGDS与OBUFGDS(第11天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx差分原语-IBUFGDS与OB ...
（51）Xilinx Divider IP核配置（十一）（第11天）
(51)Xilinx Divider IP核配置(十一)(第11天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Divider IP核配置(十一 ...
（50）Xilinx Multiplier IP核配置（十一）（第10天）
(50)Xilinx Multiplier IP核配置(十一)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Multiplier IP ...

xilinx apu ,rpu特点及通信

xilinx apu ,rpu特点及通信相关推荐

最新文章

热门文章

xilinx apu ,rpu特点 及通信

xilinx apu ,rpu特点 及通信相关推荐

最新文章

热门文章

xilinx apu ,rpu特点及通信

xilinx apu ,rpu特点及通信相关推荐