一、建立时间的检查

建立时间的检查是指检查电路里每一个触发器的数据和时钟的关系是否满足建立时间的要求。

我们以上图为例进行建立时间检查。由图可知，我们主要针对第二个触发器UFF1进行检查。我们可以梳理时序关系如下：

通过这个图，我们可以得到满足建立时间需要达成以下目标

$T_{launch}+T_{ck2q}+T_{dp}<T_{capture}+T_{cycle}-T_{setup}$

即我们之前说到的Setup slack = Data Required Time（setup） - Data Arrival Time > 0 <===> 1+2+3<6+7-5

在考虑skew和jitter的偏差的情况下，上述的式子可以修改为：

$T_{launch}+T_{ck2q}+T_{dp}<T_{capture}+T_{cycle}-T_{setup}-T_{uncertainy}$

其时序报告一般如下：

注意，在setup check中，为考虑最差情况，取所有延迟最大，故path type为max。

二、保持时间的检查

保持时间的检查与建立时间的检查具有以下的区别：

1、保持时间的检查是在同一个时钟边沿进行的，即数据的发射路径和数据的捕获路径是同一时钟边沿

2、保持时间与时钟周期是没有任何关系的

我们依旧以上面的时序路径图进行分析，其时序关系如下：

通过这个图，我们可以得到满足保持时间需要达成以下目标：

$T_{launch}+T_{ck2q}+T_{dp}>T_{capture}+T_{hold}$

即我们之前说到的Hold slack = Data Arrival Time - Data Required Time （hold）> 0 <===> 1+2+3>6+Thold

考虑skew和jitter的偏差的情况下，上述的式子可以修改为：

$T_{launch}+T_{ck2q}+T_{dp}>T_{capture}+T_{hold}+T_{uncertainy}$

其时序报告一般如下：

注意，在setup check中，为考虑最差情况，取所有延迟最小，故path type为min。

一般来说，setup可以通过时钟频率来调整，而hold time是不行的，是一定要满足的。

静态时序分析——单周期相关推荐

静态时序分析——多周期、半周期和伪路径
一.多周期 multicycle paths 在一些情况下,如下图所示,两个寄存器之间的组合电路传输的逻辑延时超过一个时钟周期.在这样的情况下,这个组合路径被定义为多周期路径(multicycle p ...
静态时序分析（STA）基本概念
STA(Static Timing Analysis,静态时序分析)是时序分析方法中的一种,另一种叫时序仿真(Timing Simulation),不仅能验证时序还可以验证功能,时序分析通常指的就是这 ...
【转载】静态时序分析
1. 背景静态时序分析的前提就是设计者先提出要求,然后时序分析工具才会根据特定的时序模型进行分析,给出正确是时序报告. 进行静态时序分析,主要目的就是为了提高系统工作主频以及增加系统的稳定性.对 ...
EDA实验课课程笔记（八）——PT（Prime Time）简介（附录静态时序分析）
这里的部图片引用尤老师时序分析公开课,B站可以找到. PT(Prime Time)简介 PT简介相关概念时钟偏斜(Clock Skew) 时钟抖动(Clock Jitter) 输入输出延时建立时 ...
launch edge 和 latch edge 延迟以及静态时序分析相关概念
launch edge和latch edge分别是指一条路径的起点和终点,只是一个参考时间,本身没有什么意义,latch_edge-launch_edge才有意义. 1. 背景静态时序分析的前提就是 ...
《静态时序分析实用方法》翻译
第1章引言解释了什么是静态时序分析以及它如何用于时序验证.还描述了功率和可靠性方面的考虑. 概述了纳米设计的静态时序分析程序.本章解决了诸如什么是静态时序分析.噪声和串扰的影响是什么.如何使用这些 ...
《静态时序分析实用方法》第七章翻译
第 7 章配置 STA 环境(Configuring the STA Environment) 第 7 章是后续章节的先决条件.它描述了如何配置时序分析环境.第 7 章描述了指定时钟.IO 特性.伪 ...
《静态时序分析实用方法》第八章翻译
第 8 章时序验证(Timing Verification) 描述了时序检查,这个各种时序检查是作为各种时序分析的一部分执行.其中包括amongst others - setup.保持和异步恢复和移 ...
DC静态时序分析之时钟篇
DC静态时序分析之时钟篇博主微信:flm13724054952,不懂的有疑惑的也可以加微信咨询,欢迎大家前来投稿,谢谢! 引言介绍在芯片设计或者FPGA设计里面,根据有无时钟,将电路设计分为时序逻 ...

静态时序分析——单周期

一、建立时间的检查

二、保持时间的检查

静态时序分析——单周期相关推荐

最新文章

热门文章